[发明专利]一种高精度定时串口数据发送方法及系统

说明书

本发明公开了一种高精度定时串口数据发送方法及系统，包括FPGA芯片，还包括连接在FPGA芯片上的JTAG接口、RS‑485/RS‑422收发器和CLOCK时钟源。为解决应用软件和多任务操作系统定时不准的问题，串口数据和定时参数通过PCI‑E驱动总线接口加载进入FPGA芯片，采用FPGA芯片的硬件定时功能发送串口数据。由于硬件的CLOCK时钟源是采用的晶振和自身的时钟管理技术，所以定时精度非常高，适用于对定时发送要求严苛的场合。解决现有的串口发送是由测试软件控制发送，在定时间隔要求比较高的情况下，会导致测试失败的问题。

技术领域

工业测试技术领域，具体涉及一种高精度定时串口数据发送方法及系统。

背景技术

RS-422(EIA RS-422-AStandard)是Apple的Macintosh计算机的串口连接标准。RS-422 使用差分信号，RS-232使用非平衡参考地的信号。差分传输使用两根线发送和接收信号，对比RS-232，它能更好的抗噪声和有更远的传输距离。在工业环境中更好的抗噪性和更远的传输距离是一个很大的优点。

FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、 CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

JTAG(Joint Test Action Group；联合测试工作组)是一种国际标准测试协议(IEEE 1149.1 兼容)，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。

现有的串口发送是由测试软件控制发送，这会受到多任务操作系统和软件自身定时不准的影响，有可能在定时间隔要求比较高的情况下，会导致测试失败。

发明内容

本发明所要解决的技术问题是现有的串口发送是由测试软件控制发送，这会受到多任务操作系统和软件自身定时不准的影响，有可能在定时间隔要求比较高的情况下，会导致测试失败，目的在于提供一种高精度定时串口数据发送方法及系统，解决现有的串口发送是由测试软件控制发送，这会受到多任务操作系统和软件自身定时不准的影响，有可能在定时间隔要求比较高的情况下，会导致测试失败的问题。

本发明通过下述技术方案实现：

一种高精度定时串口数据发送方法及系统，包括FPGA芯片，还包括连接在FPGA芯片上的接口、RS-485/RS-422收发器和CLOCK时钟源。为解决应用软件和多任务操作系统定时不准的问题，串口数据和定时参数通过PCI-E驱动总线接口加载进入FPGA芯片，采用FPGA芯片的硬件定时功能发送串口数据。由于硬件的CLOCK时钟源是采用的晶振和自身的时钟管理技术，所以定时精度非常高，适用于对定时发送要求严苛的场合。PCI-E总线是一种完全不同于过去PCI总线的一种全新总线规范，与PCI总线共享并行架构相比，PCI-E总线是一种点对点串行连接的设备连接方式，点对点意味着每一个PCI-E设备都拥有自己独立的数据连接，各个设备之间并发的数据传输互不影响，而对于过去PCI那种共享总线方式，PCI总线上只能有一个设备进行通信，一旦PCI总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证。PCI-E以点对点的方式处理通信，每个设备在要求传输数据的时候各自建立自己的传输通道，对于其他设备这个通道是封闭的，这样的操作保证了通道的专有性，避免其他设备的干扰。

还包括由连接在FPGA上的DC/DC转换器和LDO线性稳压器组成的供电模块。LDO是一种线性稳压器，使用在其线性区域内运行的晶体管或场效应管，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。