[发明专利]一种受电设备

权利要求书

1.一种受电设备PD，所述PD在以太网供电PoE系统中，所述PD包括以太网端口，整流电路和PD电路，其中，

所述以太网端口包括第一触点对，第二触点对，第三触点对和第四触点对，所述第一触点对用于与以太网线的1，2线对相连，所述第二触点对用于与以太网线的3，6线对相连，所述第三触点对用于与以太网线的4，5线对相连，所述第四触点对用于与以太网线的7，8线对相连；

所述整流电路包括四个金属氧化物半导体场效应晶体管MOSFET和至少四个二极管；

所述四个MOSFET分别为第一MOSFET，第二MOSFET，第三MOSFET和第四MOSFET；

所述至少四个二极管包括第一二极管，第二二极管，第三二极管和第四二极管；

所述第一触点对与所述第一二极管的阳极相连，并且与所述第一MOSFET的第一端相连；

所述第二触点对与所述第二二极管的阴极相连，并且与所述第二MOSFET的第一端相连；

所述第三触点对与所述第三二极管的阴极相连，并且与所述第三MOSFET的第一端相连；

所述第四触点对与所述第四二极管的阳极相连，并且与所述第四MOSFET的第一端相连；

所述PD电路的电源输入正极与所述第一二极管的阴极相连，并且与所述第二MOSFET的第二端相连，并且与所述第三MOSFET的第二端相连，并且与所述第四二极管的阴极相连；

所述PD电路的电源输入负极与所述第一MOSFET的第二端相连，并且与所述第二二极管的阳极相连，并且与所述第三二极管的阳极相连，并且与所述第四MOSFET的第二端相连；其中，

所述第一MOSFET的栅极与所述第二触点对相连；

所述第二MOSFET的栅极与所述第一触点对相连；

所述第三MOSFET的栅极与所述第四触点对相连；

所述第四MOSFET的栅极与所述第三触点对相连。

2.根据权利要求1所述的PD，其中，所述第一MOSFET为N型MOSFET；所述第二MOSFET为P型MOSFET；所述第三MOSFET为P型MOSFET；所述第四MOSFET为N型MOSFET。

3.根据权利要求2所述的PD，其中，所述第一MOSFET的第一端为所述第一MOSFET的漏极；所述第一MOSFET的第二端为所述第一MOSFET的源极；所述第二MOSFET的第一端为所述第二MOSFET的漏极；所述第二MOSFET的第二端为所述第二MOSFET的源极；所述第三MOSFET的第一端为所述第三MOSFET的漏极；所述第三MOSFET的第二端为所述第三MOSFET的源极；所述第四MOSFET的第一端为所述第四MOSFET的漏极；所述第四MOSFET的第二端为所述第四MOSFET的源极。

4.根据权利要求3所述的PD，其中，所述整流电路还包括第一控制电路和第二控制电路；

所述第一MOSFET的栅极经由所述第一控制电路与所述第二触点对相连；

所述第四MOSFET的栅极经由所述第二控制电路与所述第三触点对相连；

所述第一控制电路用于在所述第二触点对的电势减去所述第一触点对的电势的值大于第一电压阈值时导通所述第一MOSFET，在所述第二触点对的电势减去所述第一触点对的电势的值小于第一电压阈值时关断所述第一MOSFET，所述第一电压阈值的绝对值大于以太网供电PoE最大检测电压的绝对值并且小于等于PoE最小供电电压的绝对值；

所述第二控制电路用于在所述第三触点对的电势减去所述第四触点对的电势的值大于第二电压阈值时导通所述第四MOSFET，在所述第三触点对的电势减去所述第四触点对的电势的值小于第二电压阈值时关断所述第四MOSFET，所述第二电压阈值的绝对值大于所述PoE最大检测电压的绝对值并且大于等于所述PoE最小供电电压的绝对值。

5.根据权利要求1至4任意一项所述的PD，其中，所述PD为类型4PD。