[发明专利]非易失性存储器单元及其形成方法

说明书

本发明实施例公开一种非易失性存储器单元。在一个实例中，所述非易失性存储器单元包括：衬底；第一氧化物层，位于所述衬底之上；浮动栅极，位于所述第一氧化物层之上；第二氧化物层，位于所述浮动栅极之上；以及控制栅极，至少局部地位于所述第二氧化物层之上。所述第一氧化物层及所述第二氧化物层中的至少一者包含氟。

技术领域

本发明实施例是涉及非易失性存储器单元及其形成方法。

背景技术

用于非易失性地存储信息的存储器装置在许多应用中广泛使用。非易失性半导体存储器的几个实例包括只读存储器(read only memory，ROM)、可编程只读存储器(programmable read only memory，PROM)、可擦除可编程只读存储器(erasableprogrammable read only memory，EPROM)、电可擦除可编程只读存储器(electricallyerasable programmable read only memory，EEPROM)及快闪存储器。

快闪存储器是可被电擦除及重新编程的非易失性计算机存储媒体。快闪是被大块地擦除及编程的电可擦除可编程只读存储器的一种类型。快闪存储器的成本远低于字节可编程(byte-programmable)EEPROM。快闪存储器经常用于计算机、电话、个人数字助理、全球定位系统(Global Positioning System，GPS)接收器、照相机、以及各种其他电子装置中。

快闪存储器单元类似于标准金属氧化物半导体场效晶体管(metal oxidesemiconductor field effect transistor，MOSFET)，只不过晶体管具有两个栅极：顶部控制栅极、在所述顶部控制栅极下面的浮动栅极，所述浮动栅极在所有侧上通过氧化物层被绝缘。浮动栅极位于控制栅极与沟道之间，且通过氧化物层被电隔离。被置于浮动栅极上的任何电子均被陷获其中。当浮动栅极保存电荷时，所述电荷会降低来自控制栅极的电场，从而改变单元的阈值电压(threshold voltage，V_T)。在读出期间，对控制栅极施加介于可能阈值电压之间的中间电压，且基于浮动栅极中的电荷，视单元的实际V_T而定，金属氧化物半导体场效晶体管沟道变为导通的或保持绝缘。感测穿过金属氧化物半导体场效晶体管沟道的电流，从而再现所存储数据。

处于原始设定状态(default state)的单级快闪单元(single-level flashcell)在逻辑上等效于二进制(binary)“1”值，这是因为在对控制栅极施加适当电压的条件下将有电流流过沟道，使得位线电压被拉低。通常，通过对快闪存储器单元中的浮动栅极晶体管施加电压以使电子被陷获在晶体管的浮动栅极中来将快闪存储器单元编程或设定为二进制“0”值。热载流子注入(hot carrier injection，HCI)是数种非易失性存储器技术(例如可擦除可编程只读存储器单元及快闪单元)的操作基础。快闪存储器利用热载流子注入的原理，通过跨越栅极氧化物谨慎地注入载流子以将浮动栅极充电。此种充电将阈值电压变更成表示二进制“0”值。通常，通过对浮动栅极晶体管施加电压以移除被陷获在浮动栅极晶体管的浮动栅极中的任何电荷来擦除快闪存储器单元。

热载流子注入会诱发其中固定电荷或载流子被陷获在栅极氧化物中的浮动栅极氧化物陷获(floating gate oxide trapping)。此被称为热载流子注入损坏(HCIdamage)，其是使写入-擦除循环的数目受限的因素之一。浮动栅极氧化物陷获可在擦除期间引起阈值电压增大并在写入期间引起阈值电压减小，这均影响存储器单元具有明显不同的“1”电荷状态与“0”电荷状态的能力。因此，热载流子注入损坏造成单元电流降级并使得非易失性存储器逻辑裕度窗(non-volatile memory logic margin window)随时间关闭。其中“1”与“0”不再能被区分开的写入-擦除循环的数目定义了非易失性存储器的耐久性(endurance)。鉴于热载流子注入的不利影响，不存在令人满意的用于增强非易失性存储器单元的耐久性的方法。

发明内容