[发明专利]一种高性能的静电保护电路在审
申请号: | 201810516332.3 | 申请日: | 2018-05-26 |
公开(公告)号: | CN108565849A | 公开(公告)日: | 2018-09-21 |
发明(设计)人: | 陈磊 | 申请(专利权)人: | 丹阳恒芯电子有限公司 |
主分类号: | H02H9/04 | 分类号: | H02H9/04 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 212300 江苏省镇*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 静电保护电路 高压产生电路 缓存电路 延时电路 泄放 芯片 二极管保护电路 抗静电性能 检测电路 静电产生 静电事件 泄放电路 静电 电容 反相器 电阻 | ||
1.一种高性能的静电保护电路,其特征在于,包括:
一二极管保护电路,由第一二极管D1和第二二极管D2组成,用于提供泄流通路;
一高压产生电路,由第二NMOS管NM2、第二PMOS管PM2和第三PMOS管PM3组成,用于给泄放管的栅极提供更高的驱动电压;
一检测电路,由第一电阻R1和第一电容C1组成,用于检测是否发生静电事件;
一缓存电路,由第一反相器INV1,第二反相器INV2,第三反相器INV3,第二电阻R2,第二电容C2,第一NMOS晶体管NM1和第一PMOS晶体管PM1组成;
一延时电路,由第四NMOS管NM4和第四PMOS管PM4组成,用于增加泄放静电的时间;
一泄放电路,由第三NMOS晶体管NM3组成,用于泄放主要的静电电流。
2.如权利要求1所述的一种高性能的静电保护电路,其特征在于,所述二极管保护电路,芯片引脚端、PM3管的漏极、二极管D1的正极、二极管D2的负极和内部电路的输入端连接在一起,该点标记为VA点,二极管D1的负极和VDD相连,二极管D2的正极和地相连。
3.如权利要求1所述的一种高性能的静电保护电路,其特征在于,所述高压产生电路,PM3管的漏极和VA点相连,PM3管的源极和PM2管的源极相连并标记为VDDH,PM3管的栅极和NM2管的栅极相连接在一起,该点标记为VB,PM2管的漏极和NM2管的漏极相连接,NM2管的源极接地。
4.如权利要求1所述的一种高性能的静电保护电路,其特征在于,所述的检测电路,第一电容C1和第一电阻R1串联,串联的点作为检测电路的输出端,电容C1的另外一端和地连接,电阻R1的另外一端和电源VDD连接。
5.如权利要求1所述的一种高性能的静电保护电路,其特征在于,所述缓存电路,检测电路的输出端、第一反相器INV1的输入端和第三反相器INV3的输入端相连在一起,第一反相器INV1的输出端和第二反相器INV2的输入端连接,第二反相器INV2的输出端和第二PMOS管PM2的栅极相连接,INV3的输出端和第一NMOS管NM1的栅极连接,INV1的电源端、INV2的电源端和INV3的电源端接VDD,INV1的地端、INV2的地端和INV3的地端接地,NM1管的源极接地,NM1管的漏极、第二电容C2的一端、第二电阻R2的一端和第二NMOS管NM2的栅极连接在一起,电容C2的另外一端接地,电阻R2的另外一端和第一PMOS管PM1的漏极连接,PM1管的源极接VDD,PM1管的栅极和NM3管的栅极相连接,该点标为VC。
6.如权利要求1所述的一种高性能的静电保护电路,其特征在于,所述延时电路,NM4管的栅极接VDD,NM4管的漏极接PM2管的漏极和NM2管的漏极,NM4管的源极、PM4管的漏极与NM3管的栅极相连,该点也就是VC点,PM4管的源极接VA点,PM4管的栅极接VB点。
7.如权利要求1所述的一种高性能的静电保护电路,其特征在于,所述泄放电路,第三NMOS管NM3源极和地连接,NM3管的漏极和VDD连接,NM3管的栅极连接至VC点。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于丹阳恒芯电子有限公司,未经丹阳恒芯电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810516332.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种物联网中的静电保护电路
- 下一篇:多级间隙串联的防雷装置