[发明专利]半导体结构、晶体管结构的制备方法及半导体处理设备

说明书

本发明一种基于低温离子注入的半导体结构、晶体管制备及半导体处理设备，半导体结构制备包括：提供待处理结构，定义具有离子注入面的离子注入层区；对待处理结构进行降温处理，自离子注入面进行离子注入，在离子注入的过程中，离子注入层区转换成恢复损伤结晶层区和晶格破坏非晶层区，降温处理减缓离子注入层区内部的自退火效应，减小恢复损伤结晶层区区域的大小；进行退火处理，晶格破坏非晶层区转换成重结晶层区，恢复损伤结晶层区转换成结晶缺陷层区。本发明通过对待处理结构进行离子注入的过程中同时对其进行降温，在低温条件下进行离子注入，减缓了离子注入过程中的自退火效应，从而减少退火后的EOR缺陷，减少结漏电流，减少电子器件的功耗。

技术领域

本发明属于半导体器件结构制备技术领域，特别是涉及一种基于低温离子注入半导体结构制备方法、晶体管结构的制备方法及半导体处理设备。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在20nm以下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积。

目前，随着便携式电子产品在日常生活中日益普及，以及电子产品中器件尺寸的减小，密度增加，节省电源消耗已经成为主要挑战之一。在半导体制造中于离子注入和退火后形成的EOR(End of Range)缺陷会导致结漏电流(Junction leakage)，现有技术中，如在源漏区制备中，EOR缺陷层较厚，造成结漏电流(10^-5～10^-8A/CM₂)，从而增加电子器件的功耗。

因此，如何提供一种半导体结构、晶体管结构的制备方法及半导体设备，以解决现有技术中EOR缺陷对器件性能影响严重的问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于低温离子注入半导体结构制备方法、晶体管结构的制备方法及半导体处理设备，用于解决现有技术中EOR缺陷对器件性能影响严重的问题。

为实现上述目的及其他相关目的，本发明提供一种基于低温离子注入的半导体结构的制备方法，其特征在于，包括如下步骤：

1)提供一待处理结构，并于所述待处理结构中定义一离子注入层区，且所述离子注入层区具有一离子注入面；

2)对所述待处理结构进行降温处理，并自所述离子注入面对所述离子注入层区进行离子注入，在进行所述离子注入的过程中，所述离子注入层区转换成基于自退火效应主导形成的恢复损伤结晶层区和基于注入离子破坏主导形成的晶格破坏非晶层区，其中，所述降温处理持续在所述离子注入过程中使得所述待处理结构在摄氏0度以下，以减缓所述离子注入过程中所述离子注入层区内部的所述自退火效应，以减小所述恢复损伤结晶层区的生成厚度；以及

3)对步骤2)得到的结构进行退火处理，以使得所述晶格破坏非晶层区转换成重结晶层区，并且所述恢复损伤结晶层区转换成结晶缺陷层区。

作为本发明的一种优选方案，步骤2)中，所述恢复损伤结晶层区位于所述晶格破坏非晶层区和所述待处理结构的结晶层区之间，其中，步骤2)中，进行所述降温处理的温度介于-100℃～-50℃之间。

作为本发明的一种优选方案，所述恢复损伤结晶层区的厚度占所述离子注入层区的厚度的比例介于1/5～1/2之间；所述恢复损伤结晶层区的厚度小于15nm。