[发明专利]基于SiC MOSFET器件并联使用的自动化分拣电路及自动化分拣方法

说明书

本发明公开了一种基于SiC MOSFET器件并联使用的自动化分拣电路，供电单元一通过串联负载给器件漏极供电，电流监测单元一用于测量通过器件的电流，驱动单元一为器件提供所需的调制驱动；供电单元二通过恒流源给Q1供电，Q1的栅极与驱动单元二连接，电流监测单元二用于测量通过Q1的电流，驱动单元二为Q1提供驱动，与驱动单元一信号同步，电压监测单元一用于测量Q1漏极电压，电压监测单元二用于测量器件栅极驱动电压。并公开其自动化分拣方法。本发明采用隔离测量法测量导通阻抗，电路结构简单，监测电压始终为低压；采用双二极管背靠背连接法使二极管的前向导通压降一致；采用特定的极小结电容二极管，可使测量频率与实际工作频率相同，与事实高度符合。

技术领域

本发明涉及一种基于SiC MOSFET器件并联使用的自动化分拣电路及自动化分拣方法。

背景技术

SiC MOSFET是继硅基MOSFET之后的新一代宽禁带半导体器件，拥有硅基无可比拟的优越性能。SiC材料具备宽禁带，具有高击穿电场，高速载流子饱和漂移速度，优良热稳定性以及较高热导率，使得SiC MOSFET能够制备出具有高耐压、大电流、高耐温、高频、强抗干扰等优越性能的场效应晶体管。SiC MOSFET器件目前仍是一个发展中的领域，未来必将引领场效应晶体管的应用，继续延续摩尔效应的市场规律。

相比于Si材料，SiC MOSFET器件的击穿电场十倍于Si基MOSFET器件，热导率三倍于硅基，导通阻抗也大大低于硅基，使其具有很低的导通压降和导通损耗。因而SiC MOSFET器件在设计时就不用过多地考虑导通阻抗的问题，且层间材料禁带宽、介电常数高，从而可以将结电容控制到非常低的水平SiC MOSFET器件的输入电容(Ciss)、输出电容(Coss)和反馈电容(Crss)通常分别在上百pF、数十pF、数pF量级，远低于硅基MOSFET的上千pF、上百pF、上百pF量级，这使得其开关交越损耗也同样大大低于硅基，另一方面，宽禁带还带来更低的泄漏电流，这使得其更适合应用于高功率密度、高开关频率的场合。更高频率的出现将使电路应用设计变得更加轻薄化，而具有更小寄生电容的SiC MOSFET器件还能同时获得更高的工作效率。

另一方面，受限于SiC材料的生产缺陷以及工艺水平的发展，通常仍需要通过并联使用的方法来扩充其功率能力。并联后的SiC MOSFET器件可以分摊功耗和热量，设计者也可以灵活地选择是采用两个，还是三个或者更多的SiC MOSFET器件并联，这种方法可以在减小系统尺寸的同时有效地降低成本。但是由于生产工艺以及材料本身的差异，每个SiCMOSFET器件的导通阈值、导通电阻都不会完全相同，其差异性甚至会超过20％，阈值电压主要体现在开关损耗，导通电阻主要体现在导通损耗，另一方面，导通阈值和导通电阻随温度的特性也会表现不同，这会使得SiC MOSFET器件在并联使用的时候的电流失配。比如，其中一个器件的阈值更低，且其导通阻抗更大，该器件通过的电流会更大，会导致导通阻抗相对进步一增加，其发热会更严重，而导通电阻的正温度系数会致使其发热进一步严重，这是一个正反馈过程。虽然正温度系数有助于减小电流，有利于均流的实现，但是在高电压大电流应用场合，一点点电阻的变化对电流的影响微乎其微，因为温度的反应是相对非常慢性的，因而最终将导致该器件的寿命大大低于其它并联的器件。

SiC MOSFET器件动态工作电路图和工作时序图如图1-2所示，当栅极驱动(Vdrive)为低电平时，器件关断，漏极电压(Vdrain)为高压，比如650V。当栅极驱动为高电平时，器件开通，漏极电压跟随导通沟道电流(Ichannel)，器件导通后呈现为阻性特性。因此，其均流示意图如图3所示，其中，损耗阻抗包含导通阻抗和等效开关损耗阻抗。