[发明专利]多芯片堆叠封装结构

说明书

本发明属于半导体芯片封装技术领域，旨在解决现有的芯片封装能耗高、易脱线的问题。为此，本发明提供了一种多芯片堆叠封装结构，其包括：设有基底和凸台的基板；包括以阶梯方式堆叠且堆叠方向相反的第一芯片堆叠单元和第二芯片堆叠单元；键合线，其包括直接连接基底与第一芯片堆叠单元中各层芯片的第一键合线，以及连接凸台与第二芯片堆叠单元中各层芯片的第二键合线。本发明通过在基板上设置凸台，有效缩短了键合线的长度，减少其消耗，降低生产成本，能缩短焊接时间，提高封装效率；此外，缩短键合线能有效提高芯片的稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生。

技术领域

本发明涉及半导体芯片封装技术领域，具体涉及一种多芯片堆叠封装结构。

背景技术

集成电路IC(integrated circuit)裸芯片在应用时，首先需要进行封装。封装的功能主要有三点：①保护芯片，因硅芯片本身比较脆弱，细小的灰尘和水汽都会破坏它们的功能，封装能隔离芯片和外部环境；②进行尺度放大，因芯片本身都很小，通过封装后能放大其尺度，便于后续PCB(Printed Circuit Board，印制电路板)板级系统使用；③进行电连接，通过封装，芯片和外界可稳定地进行信息交换。

芯片封装后形成的封装体的集成度与芯片的封装方式相关。现有技术中通过多芯片堆叠的方式来提高封装体的集成度。芯片堆叠方式主要有金字塔型堆叠、悬臂型堆叠等。

金字塔型堆叠，是指将芯片按照从大到小依次向上的方式堆叠，堆叠的层越高，芯片尺寸越小，形成金字塔状。这种堆叠方式比较适合将不同类型的芯片封装在一起。悬臂型堆叠，是指考虑到上层芯片不能遮挡下层芯片的键合点，因而在芯片之间增加介质以抬高上层芯片，又因为介质一般比芯片尺寸小，位于介质上层的芯片就形成悬臂，进而多个芯片形成悬臂型堆叠。悬臂型堆叠适于封装相同尺寸的芯片。

虽然金字塔型堆叠和悬臂型堆叠均能提高封装体的集成度，但也存在一些问题。对于金字塔型堆叠，随着堆叠层数的增多，上层芯片的面积逐渐减小，对于上层芯片，其面积与基底面积之比逐渐减小，降低了横向的封装密度，进而降低封装体的集成度。对于悬臂型堆叠，随着堆叠层数的增多，需要加入的介质层数也增多，降低了纵向的封装密度，进而降低封装体的集成度；此外，因芯片尺寸相同，必须在下层芯片的键合点的焊接操作完成后才能堆叠上层芯片，即需要进行多次热固化操作，从而会降低封装效率；再者，位于高层的芯片需要通过键合线与邻近的芯片连接，即需要在每个键合点进行多次焊接操作，工艺复杂，成本高，且易造成键合点脱线。

相应地，本领域需要一种新的多芯片堆叠封装结构来解决上述问题。

发明内容

为了至少解决现有技术中的上述问题之一，本发明提供了一种多芯片堆叠封装结构，该封装结构包括：基板，其包括基底和所述基底向上形成的凸台；芯片组，其包括依次堆叠在所述基底上的第一芯片堆叠单元和第二芯片堆叠单元，所述第一芯片堆叠单元包括沿第一方向以阶梯形式逐层堆叠的多个第一芯片，所述第二芯片堆叠单元包括沿第二方向以阶梯形式逐层堆叠的多个第二芯片，其中所述第一方向朝向所述凸台，所述第二方向背离所述凸台；键合线，其包括直接连接所述基底与所述第一芯片堆叠单元中各层芯片的第一键合线，以及连接所述凸台与所述第二芯片堆叠单元中各层芯片的第二键合线。

在上述多芯片堆叠封装结构的优选技术方案中，所述基板的边缘还向上延伸形成围壁，以构造出容置所述芯片的腔体。

在上述多芯片堆叠封装结构的优选技术方案中，所述凸台与所述围壁连接为一体结构。

在上述多芯片堆叠封装结构的优选技术方案中，所述封装结构还包括盖板，所述盖板用于封闭所述腔体。

在上述多芯片堆叠封装结构的优选技术方案中，所述腔体内填充有保护气。

在上述多芯片堆叠封装结构的优选技术方案中，所述围壁向上连接有合金外框，所述盖板与所述合金外框密封连接。