[发明专利]一种可重构CNN高并发卷积加速器

说明书

本发明提供了一种可重构CNN高并发卷积加速器，包括：权重地址生成单元，生成卷积核数据在缓存中的地址；结果地址生成单元，生成结果数据在缓存中的地址；可重构计算单元，可将计算阵列重构为两种不同粒度的乘累加树电路；特征图地址生成单元，生成特征图数据在缓存中的地址；主控制器，生成与地址同步的累加器清零信号，选通可重构计算单元中对应的电路，产生整个运算结束的中断信号；存储交换单元，将有效的特征图读地址、权重读地址转换为对存储单元的读操作，将有效的结果写地址和数据转换为对存储单元的写操作。有益效果：简化控制部分，极大地提高多通道二维卷积运算并行度和对存储访问的效率，减少占用的资源。

技术领域

本发明涉及卷积运算进行加速的硬件架构，尤其涉及一种可重构CNN高并发卷积加速器。

背景技术

一方面随着半导体工艺技术的不断提高，处理器的计算性能进一步提高，另一方面移动互联网的爆炸式发展，产生的海量数据可以轻易获得。神经网络在这种背景下，得到了全新的发展，尤其在图像识别，语音识别等领域取得了关键性的突破。卷积神经网络中的卷积层属于多通道的二维卷积运算，设输入的特征图大小为S_f×S_f×C_f，卷积核大小为S_k×S_k×C_f×C_k，输出结果大小为 S_o×S_o×C_o，卷积步幅为S。则有S_o＝(S_f-S_k)÷S+1，C_o＝C_k，输出结果的第k个通道的第i行第j列数据可由公式(1)可得：

目前神经网络的加速高度依赖于英伟达的GPU加速卡，而其功耗高、效率低的缺点限制了它的应用场景。一些专用的神经网络加速器，卷积运算资源利用率不高，配置复杂。本发明以此为切入点，针对卷积神经网络中不同卷积层的特性，基于可重构架构，以期提高运算资源的利用率和效率，提升整体卷积运算的性能。

发明内容

本发明提供了一种可以用来加速卷积神经网络中多通道卷积运算的方法，其特点是有两种不同的卷积运算模式，图像输入模式对应输入层为红绿蓝三通道的卷积，普通卷积模式对应中间卷积层，支持的特征图大小、特征图通道数、卷积核大小、卷积核通道数、卷积步幅灵活可变，控制逻辑简单，卷积运算并行度高，乘累加运算单元利用率高，资源消耗较少。本发明的技术方案具体实现方案如下：

所述可重构CNN高并发卷积加速器，包括：

权重地址生成单元，生成卷积核数据在缓存中的地址；

结果地址生成单元，生成结果数据在缓存中的地址；

可重构计算单元，对应于两种卷积工作模式，可将计算阵列重构为两种不同粒度的乘累加树电路；

特征图地址生成单元，生成特征图数据在缓存中的地址；

主控制器，内部包含配置寄存器文件，根据配置的特征图大小、特征图通道数、卷积核大小、卷积核通道数、输出结果大小、输出结果通道数、卷积步幅以及卷积模式信息控制特征图地址生成单元、权重地址生成单元和结果地址生成单元，并生成与地址同步的累加器清零信号，选通可重构计算单元中对应的电路，产生整个运算结束的中断信号；

存储交换单元，将有效的特征图读地址、权重读地址转换为对存储单元的读操作，将有效的结果写地址和数据转换为对存储单元的写操作。

所述可重构CNN高并发卷积加速器的进一步设计在于，特征图数据和卷积核数据通过专用的映射方式进行存储。

所述可重构CNN高并发卷积加速器的进一步设计在于，所述可重构计算单元的两种工作模式分别为图像输入模式和普通卷积模式，分别对应于卷积神经网络中图像输入层和中间卷积层的卷积运算。