[发明专利]一种集成肖特基二极管的LDMOS器件

权利要求书

1.一种集成肖特基二极管的LDMOS器件，其特征在于：包括第一导电类型半导体衬底(1)、第一导电类型半导体埋层(2)、第二导电类型半导体漂移区(3)、第一导电类型半导体重掺杂区(4)、第一导电类型半导体体区(5)、第二导电类型半导体缓冲层(7)、栅氧化层(9)、多晶硅栅(10)、金属化源极(11)和金属化漏极(12)；所述第一导电类型半导体埋层(2)位于第一导电类型半导体衬底(1)上表面，所述第二导电类型半导体漂移区(3)位于第一导电类型半导体埋层(2)上表面；所述第二导电类型半导体漂移区(3)两侧分别具有第一导电类型半导体重掺杂区(4)和第二导电类型半导体缓冲层(7)，所述第一导电类型半导体重掺杂区(4)底部与第一导电类型半导体埋层(2)相接触；所述第一导电类型半导体体区(5)与第一导电类型半导体重掺杂区(4)侧面相接触，所述第一导电类型半导体体区(5)上层具有第二导电类型半导体源接触区(6)，所述第二导电类型半导体源接触区(6)与第一导电类型半导体重掺杂区(4)侧面相接触；所述第一导电类型半导体体区(5)和第二导电类型半导体漂移区(3)上表面具有栅氧化层(9)，所述栅氧化层(9)上表面具有多晶硅栅(10)；栅氧化层(9)和多晶硅栅(10)覆盖第二导电类型半导体源接触区(6)的部分右端，所述金属化源极(11)位于器件表面且与部分第一导电类型半导体重掺杂区(4)和部分第二导电类型半导体源接触区(6)接触；所述第二导电类型半导体缓冲层(7)上层具有第二导电类型半导体漏接触区(8)；所述金属化漏极(12)位于器件表面且与第二导电类型半导体漏接触区(8)相接触；所述第二导电类型半导体漂移区(3)内部上层还具有沟槽隔离结构，所述沟槽隔离结构由相互独立的第一沟槽隔离结构(14a)和第二沟槽隔离结构(14b)构成，所述第一沟槽隔离结构(14a)顶部与部分栅氧化层(9)相接触，所述第二沟槽隔离结构(14b)在靠近第二导电类型半导体缓冲层(7)一侧与第二导电类型半导体漏接触区(8)和部分第二导电类型半导体缓冲层(7)相接触；所述第一沟槽隔离结构(14a)和第二沟槽隔离结构(14b)之间具有第一导电类型半导体屏蔽区，所述第一导电类型半导体屏蔽区由相互分离的第一第一导电类型半导体屏蔽区(15a)和第二第一导电类型半导体屏蔽区(15b)构成，所述第一第一导电类型半导体屏蔽区(15a)和第二第一导电类型半导体屏蔽区(15b)为重掺杂区域，所述第一第一导电类型半导体屏蔽区(15a)与第一沟槽隔离结构(14a)侧面相接触，所述第二第一导电类型半导体屏蔽区(15b)与第二沟槽隔离结构(14b)侧面相接触；所述第二导电类型半导体漂移区(3)上表面还具有肖特基电极(13)，所述肖特基电极(13)与第一第一导电类型半导体屏蔽区(15a)、第二第一导电类型半导体屏蔽区(15b)和部分第二导电类型半导体漂移区(3)相接触，形成一个肖特基二极管，所述肖特基电极(13)与金属化源极(11)连接同一电位；所述第一第一导电类型半导体屏蔽区(15a)、第二第一导电类型半导体屏蔽区(15b)为宽禁带半导体材料，与第二导电类型半导体漂移区(3)形成异质结。

2.根据权利要求1所述的一种集成肖特基二极管的LDMOS器件，其特征在于：所述第一沟槽隔离结构(14a)和第二沟槽隔离结构(14b)的深度可调节。

3.根据权利要求1所述的一种集成肖特基二极管的LDMOS器件，其特征在于：所述第一沟槽隔离结构(14a)与第二沟槽隔离结构(14b)为二氧化硅、氮化硅、氮氧化硅、二氧化铪、三氧化二铝或者由这些材料构成的复合介质层。

4.根据权利要求1所述的一种集成肖特基二极管的LDMOS器件，其特征在于：所述器件制作在硅、绝缘体上的硅、碳化硅、氮化镓、砷化镓、磷化铟或锗硅半导体材料中。