[发明专利]一种基于BCD工艺的高压浮动轨LDO有效
| 申请号： | 201810477301.1 | 申请日： | 2018-05-18 |
| 公开（公告）号： | CN108646848B | 公开（公告）日： | 2019-10-18 |
| 发明（设计）人： | 罗萍;张辽;王强;凌荣勋;甄少伟;周泽坤 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G05F1/575 | 分类号： | G05F1/575 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 误差放大器 浮动轨 埋层 电路 分压采样电阻 串联结构 电流源 电压端 电源轨 浮动 集成电路技术 电位 低电压端 低压电源 输入电压 一端连接 栅漏短接 自由选择 调整管 灵活度 外延层 负向 压缩 保证 | ||
1.一种基于BCD工艺的高压浮动轨LDO，包括误差放大器、调整管、第一分压采样电阻(R1)和第二分压采样电阻(R2)，
第一分压采样电阻(R1)和第二分压采样电阻(R2)串联，其串联点连接误差放大器的正向输入端，第一分压采样电阻(R1)的另一端连接调整管的漏极并作为所述高压浮动轨LDO的输出端，第二分压采样电阻(R2)的另一端接地(VSS)；
误差放大器的负向输入端连接基准电压(VREF)，其输出端连接调整管的栅极；
调整管的源极和误差放大器电源轨的高电压端连接输入电压(VIN)；
其特征在于，所述高压浮动轨LDO还包括浮动轨电路，
所述浮动轨电路包括电流源(Ibias)和多个栅漏短接的带埋层的MOS管构成的串联结构，所述串联结构的一端连接所述输入电压(VIN)，另一端作为浮动电压端(Vfloating)连接所述误差放大器电源轨的低电压端和电流源(Ibias)的负向端；电流源(Ibias)的正向端接地(VSS)；
所述串联结构中带埋层的MOS管的外延层连接所述浮动电压端(Vfloating)。
2.根据权利要求1所述的基于BCD工艺的高压浮动轨LDO，其特征在于，所述浮动轨电路中构成串联结构的带埋层的MOS管均为带埋层的第一PMOS管，其中每个带埋层的第一PMOS管的栅漏短接并连接下一个带埋层的第一PMOS管的源极，第一个带埋层的第一PMOS管的源极连接所述输入电压(VIN)，最后一个带埋层的第一PMOS管的漏极连接所述浮动电压端(Vfloating)。
3.根据权利要求1所述的基于BCD工艺的高压浮动轨LDO，其特征在于，所述浮动轨电路中构成串联结构的带埋层的MOS管均为带埋层的第一NMOS管，其中每个带埋层的第一NMOS管的栅漏短接，其源极连接下一个带埋层的第一NMOS管的漏极，第一个带埋层的第一NMOS管的漏极连接所述输入电压(VIN)，最后一个带埋层的第一NMOS管的源极连接所述浮动电压端(Vfloating)。
4.根据权利要求1所述的基于BCD工艺的高压浮动轨LDO，其特征在于，所述浮动轨电路中构成串联结构的带埋层的MOS管包括多个带埋层的第二NMOS管和多个带埋层的第二PMOS管，所述每个带埋层的第二PMOS管的栅漏短接并连接下一个带埋层的第二PMOS管的源极或下一个带埋层的第二NMOS管的栅极和漏极，每个带埋层的第二NMOS管的源极连接下一个带埋层的第二NMOS管的栅极和漏极或下一个带埋层的第二PMOS管的源极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810477301.1/1.html，转载请声明来源钻瓜专利网。
