[发明专利]一种新型MOS结构的制备方法及得到的MOS结构

说明书

本发明公开了一种新型MOS结构的制备方法及得到的新型MOS结构，其中，所述方法如下进行：步骤1、在氩气和氧气用量比为(32～38):(4～6)的氛围下在硅片上沉积非晶金属氧化物薄膜，得到沉积有非晶稀土氧化物薄膜的硅片；步骤2、采用掩膜板遮盖步骤1得到的沉积有非晶稀土氧化物薄膜的硅片；步骤3、在非晶稀土氧化物薄膜的上层和硅片的底层分别溅射金属电极，得到所述MOS结构。本发明所述方法简单，易于实现，易于扩大生产；根据本发明所述方法得到的MOS结构具有优良的综合电性能，即具有较小的漏电流和较大的介电常数。

技术领域

本发明涉及微电子领域，具体涉及MOS结构，特别涉及以高k稀土氧化物非晶薄膜为绝缘层的MOS结构。

背景技术

新一代信息技术是“中国制2025”十大发展领域之一。随着电子技术向高能、多功能、大容量、微型化方向发展，半导体芯片集成度越来越高，晶体管尺寸越来越小。

SiO₂栅介质在90nm技术节点之前一直作为最佳栅极氧化层材料，随着集成电路线宽缩小到28nm的技术节点，传统的SiO₂栅介质薄膜已存在漏电甚至绝缘失效的现象，出现可靠性下降的问题，但是大幅度减小栅介质厚度的结果是栅介质的漏电流将呈指数形式增加，当厚度减到1.4nm以下时，由于电子的直接隧穿形成的漏电流在1V时超过1A/cm²，远超过CMOS允许的最大漏电流1.5×10^-2A/cm²，引发芯片高功耗和散热问题，并且加工和测量如此薄的SiO₂也非常困难，所以人们开始寻找新型高k介质材料代替SiO₂来提高集成度。

目前商业化栅介质材料应用最普遍的还是SiO₂，虽然近几年来铪基复合材料也作为栅介质材料逐渐商用化，但是也只能满足未来几年集成电路发展要求。为了满足微电子市场的进一步需求和集成电路的长远发展，需要寻找新型栅介质材料。

有鉴于此，有必要开发一种制备方式简单、利于大规模生产并且兼有高介电常数和低漏电流的栅介质材料，以及利用其的MOS结构。

发明内容

为了解决上述问题，本发明人进行了锐意研究，系统地探索了氧氩流量比以及不同金属电极对MOS结构物理及电学性能的影响，得到一种方法简单、条件相对温和的MOS制备方法，并且，得到的MOS结构具有较小的漏电流和较大的介电常数，从而完成本发明。

本发明一方面在于提供一种新型MOS结构的制备方法，具体体现在以下方面：

(1)一种新型MOS结构的制备方法，其中，所述方法包括以下步骤：

步骤1、在氩气和氧气用量比为(32～38):(4～6)的氛围下在硅片上沉积非晶金属氧化物薄膜，得到沉积有非晶稀土氧化物薄膜的硅片；

步骤2、采用掩膜板遮盖步骤1得到的沉积有非晶稀土氧化物薄膜的硅片；

步骤3、在非晶稀土氧化物薄膜的上层和硅片的底层分别溅射金属电极，得到所述MOS结构。

(2)根据上述(1)所述的制备方法，其中，步骤1包括以下子步骤：

步骤1-1、对稀土靶材表面进行打磨清洁处理，并安装在磁控溅射镀膜设备腔室的靶位上；

步骤1-2、将硅片衬底置于磁控溅射镀膜设备腔室的基底盘上进行固定；

步骤1-3、抽真空处理，并通入氩气，然后调节射频电源功率，进行预溅射；

步骤1-4、通入氩气和氧气(氩气和氧气用量比为(32～38):(4～6))，调节射频电源的功率，进行薄膜溅射，得到沉积有非晶稀土氧化物薄膜的硅片。