[发明专利]掩模组件和用于制造芯片封装件的方法

权利要求书

1.一种用于制造导电布线的方法，包括：

图案化光刻胶层，包括：

提供包括第一对准图案和第一布局图案的第一掩模；

实施经由所述第一掩模的第一曝光工艺和第一显影工艺，以在所述光刻胶层的第一部分中形成第一对准开口和多个第一布线开口，并且所述光刻胶层的第一部分由所述第一掩模覆盖；

提供包括第二对准图案和第二布局图案的第二掩模；

实施经由所述第二掩模的第二曝光工艺和第二显影工艺，以在所述光刻胶层的第二部分中形成多个第二布线开口，所述光刻胶层的第一部分和第二部分的重叠部分由所述第二掩模覆盖，所述第一布线开口和所述第二布线开口在所述重叠部分处连通，并且当实施所述第二曝光工艺时，所述第二掩模的所述第二布局图案与形成在所述光刻胶层中的所述第一布线开口对准，并且所述第二掩模的所述第二对准图案与形成在所述光刻胶层中的所述第一对准开口对准；

在所述第一对准开口中形成对准标记；以及

在所述第一布线开口和所述第二布线开口中形成导电布线，

其中，形成在所述重叠部分中的所述第一布线开口的第一宽度大于形成在未由所述第二掩模覆盖的所述第一部分中的所述第一布线开口的第二宽度。

2.根据权利要求1所述的方法，其中，所述第一掩模的所述第一布局图案包括第一光屏蔽图案，所述第一光屏蔽图案具有对应于所述第一布线开口的多个第一光透射区域，并且所述第二掩模的所述第二布局图案包括第二光屏蔽图案，所述第二光屏蔽图案具有对应于所述第二布线开口的多个第二光透射区域。

3.根据权利要求1所述的方法，其中，所述第一掩模包括对应于所述重叠部分的第一重叠区，并且所述第二掩模包括对应于所述重叠部分的第二重叠区。

4.根据权利要求1所述的方法，其中，通过实施所述第二曝光工艺和所述第二显影工艺在所述光刻胶层中进一步形成与所述第一对准开口对准的第二对准开口，并且在所述第一对准开口和所述第二对准开口中形成所述对准标记。

5.根据权利要求1所述的方法，其中，所述导电布线包括形成在所述第一布线开口中的多个第一导电段以及形成在所述第二布线开口中的多个第二导电段。

6.根据权利要求5所述的方法，其中，在所述第一导电段和所述第二导电段之间发生重叠偏移。

7.一种用于制造导电布线的方法，包括：

图案化光刻胶层，包括：

提供包括第一对准图案和第一布局图案的第一掩模；

实施经由所述第一掩模的第一曝光工艺和第一显影工艺，以在所述光刻胶层的第一部分中形成第一对准开口和多个第一布线开口，并且所述光刻胶层的第一部分由所述第一掩模覆盖；

提供包括第二对准图案和第二布局图案的第二掩模；

实施经由所述第二掩模的第二曝光工艺和第二显影工艺，以在所述光刻胶层的第二部分中形成多个第二布线开口，所述光刻胶层的第一部分和第二部分的重叠部分由所述第二掩模覆盖，并且当实施所述第二曝光工艺时，所述第二掩模的所述第二对准图案与形成在所述光刻胶层中的所述第一对准开口对准；

在所述第一对准开口中形成对准标记；以及

在所述第一布线开口和所述第二布线开口中形成导电布线。

8.根据权利要求7所述的方法，其中，通过实施所述第二曝光工艺和所述第二显影工艺在所述光刻胶层中进一步形成与所述第一对准开口对准的第二对准开口，并且在所述第一对准开口和所述第二对准开口中形成所述对准标记。

9.根据权利要求7所述的方法，其中，通过实施所述第二曝光工艺和所述第二显影工艺在所述光刻胶层中进一步形成与所述第一对准开口间隔开的第二对准开口，并且在所述第一对准开口和所述第二对准开口中形成所述对准标记。

10.根据权利要求9所述的方法，其中，所述第一对准标记具有对准凹口，并且所述第二对准标记延伸至所述对准凹口中。