[发明专利]一种基准电压电路及程控电源

权利要求书

1.一种基准电压电路，其特征在于，包括启动电路和基准电压产生电路；所述启动电路包括：第一运算放大器OP1，第一运算放大器OP1正向输入端连接输入电压VIN，第一运算放大器OP1的输出端连接第一PMOS管P1的栅极和第一电容C1的一端，第一PMOS管P1的电源VDD，第一PMOS管P1的漏极连接第一电容C1的另一端和第一电阻R1的一端，第一电阻R1的另一端连接第一运算放大器OP1的反向输入端和第二电阻R2的一端，第二电阻R2的另一端接地；第二电容C2的一端连接第一PMOS管P1的漏极，第二电容C2的另一端连接第一NMOS管N1的漏极，第一NMOS管N1的源极接地，第一NMOS管N1的栅极连接第二PMOS管P2的漏极和第二NMOS管N2的漏极，第二PMOS管P2的源极连接第一PMOS管P1的漏极，第二PMOS管P2的栅极连接第二NMOS管N2的栅极，第二NMOS管N2的源极接地；

所述基准电压产生电路包括：第三PMOS管P3，第四PMOS管P4，第三PMOS管P3、第四PMOS管P4的源极连接第一PMOS管P1的漏极，第三PMOS管P3、第四PMOS管P4的栅极连接第二运算放大器OP2的输出端并与第一NMOS管N1的漏极相连，第三PMOS管P3的漏极连接第二运算放大器OP2的正向输入端、第二PMOS管P2的栅极以及第一三极管Q1的发射极，第一三极管Q1的集电极和基极接地，第三电阻R3的一端连接第一三极管Q1的发射极，另一端接地，第四PMOS管P4的漏极连接第二运算放大器OP2的反向输入端以及第四电阻R4的一端，第四电阻R4的另一端连接第二三极管Q2的发射极，第二三极管Q2的集电极和基极均接地，电阻第五电阻R5的一端连接第二三极管Q2的发射极，另一端接地。

2.如权利要求1所述的基准电压电路，其特征在于，所述基准电压产生电路还包括：第五PMOS管P5和第六PMOS管P6，第五PMOS管P5、第六PMOS管P6的源极均连接第一PMOS管P1的漏极，第五PMOS管P5、第六PMOS管P6的栅极连接第三运算放大器OP3的输出端，第五PMOS管P5的漏极连接OP3的正向输入端和第六电阻R6的一端，第六电阻R6的另一端连接第三NMOS管N3的栅极和漏极，第三NMOS管N3的源极接地，第六PMOS管P6的漏极连接OP3的反向输入端和第七电阻R7的一端，第七电阻R7的另一端连接第四NMOS管N4的漏极，第四NMOS管N4的栅极连接第三运算放大器OP3的反向输入端和第七电阻R7的一端，第四NMOS管N4的源极接地。

3.如权利要求2所述的基准电压电路，其特征在于，所述基准电压产生电路还包括：第七PMOS管P7，第七PMOS管P7的源极连接第一PMOS管P1的漏极，第七PMOS管P7的栅极连接第三运算放大器OP3的输出端，第七PMOS管P7的漏极连接第八PMOS管P8的漏极和第九PMOS管P9的源极，第八PMOS管P8的源极连接第一PMOS管P1的漏极，第八PMOS管P8的栅极连接第一NMOS管N1的漏极，第八PMOS管P8的漏极连接输出端VOUT，第九PMOS管P9的漏极连接第十PMOS管P10的源极，第九PMOS管P9、第十PMOS管P10的栅极均接地，第十PMOS管P10的漏极连接第十一PMOS管P11的栅极，第十一PMOS管P11的源极和漏极均接地。

4.如权利要求1所述的基准电压电路，其特征在于，所述第一三极管Q1和所述第二三极管Q2均为PNP管。

5.一种程控电源，所述程控电源包括如权利要求1所述的基准电压电路，还包括电压转换电路，所述电压转换电路用于为基准电压电路提供直流电压VIN。

6.如权利要求5所述的程控电源，其特征在于，所述电压转换电路包括电压转换芯片，第一电感L1，第八电阻R8，第九电阻R9，第三电容C3，二极管D1，其中电压转换芯片包括输入引脚IN，输出引脚SW和反馈引脚FB，输出引脚SW与二极管D1的阴极相连，二极管D1的阳极接地，第一电感L1的一端与二极管D1的阴极相连，第一电感L1的第二端与第八电阻R8的一端相连，第八电阻R8的另一端与第九电阻R9的一端相连，第九电阻R9的另一端接地，反馈引脚FB连接在第八电阻R8和第九电阻R9之间，第三电容C3的一端连接在第一电感L1和第八电阻R8之间，另一端接地；输出引脚SW的输出电压VIN作为基准电压电路的输入。