[发明专利]一种基于相位补偿的精密数字延时同步方法

权利要求书

1.一种基于相位补偿的精密数字延时同步方法,其特征所述方法在一片FPGA中实现，利用基于FPGA进位链的TDC测量外触发与本地时钟的相位关系，采用粗计数结合细延时，融合外触发与本地时钟的相位关系及预置延时参数进行计算，得到相应的粗计数值和细延时级数，利用FPGA计数器实现大动态范围的粗延时，利用FPGA的IODELAY资源实现高精度的细延时，在外触发信号与本地时钟不同步的情况下，对其相位进行补偿，实现数字延时同步机外触发抖动小于100ps，延时精度100ps。

2.根据权利要求1所述的一种基于相位补偿的精密数字延时同步方法,其特征在于包括以下具体步骤：

步骤一：外触发信号到来时，通过FPGA延迟链对外触发信号与时钟的相位进行测量，即得到时间差，在延时参数控制中将设置的延时参数减去该时间差则得到需要再延时的时间；

步骤二：将需要再延时的时间分解为粗延时量和细延时量；

步骤三：粗延时量通过FPGA内部设计的计数器进行延时；

步骤四：计数器输出的脉冲信号通过FPGA内部IODELAY资源进行细延时；

最终同步输出脉冲信号。

3.根据权利要求2所述的一种基于相位补偿的精密数字延时同步方法,其特征在于所述步骤三中，延时步进为5ns，达到需要的延时时间后输出脉冲信号。

4.根据权利要求2所述的一种基于相位补偿的精密数字延时同步方法,其特征在于所述步骤四中，延时步进为78ps。

5.根据权利要求1-4任一所述的一种基于相位补偿的精密数字延时同步方法,其特征在于其FPGA中电路构成包括基于进位链的TDC、延时参数控制单元和延时输出单元。

6.根据权利要求5所述的一种基于相位补偿的精密数字延时同步方法,其特征在于所述TDC包括时间测量和编码电路两部分，所述时间测量将外触发信号引入到FPGA的进位链上，每个进位链延迟单元后接一个寄存器。