[发明专利]信号的定时提取装置及方法

权利要求书

1.一种信号的定时提取装置，包括：

甄别触发模块，用于根据ΔV(t)与基线漂移范围V_noise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，输出开启定时信号给基线跟踪模块和时间分析模块，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数；以及

基线跟踪模块，用于对F1(t)的采样点，计算基线采样值baseline；

时间分析模块，用于根据F2(t)、F1(t)和baseline，确定有效定时点Tr；

其中，基线跟踪模块计算baseline指：开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的均值作为基线值，得到所述baseline，即

所述Tr满足公式：tc为有效触发时刻系统粗时间计数。

2.根据权利要求1所述的装置，其中，所述采样信号F1(t)是ADC采样电路采样探测器输出的探测信号。

3.根据权利要求1所述的装置，其中，还包括：

寄存器，用于将F1(t)延时一个采样时间周期，确定F2(t)；以及

存储器，用于存储所述时间分析模块输出的Tr，并将Tr输出至外界。

4.根据权利要求1所述的装置，其中，甄别触发模块判断该ΔV(t)是否为有效触发信号指：当ΔV(t)连续a次大于V_noise，其中，a≥2，则甄别触发模块判断该ΔV(t)为有效触发信号，并输出开启定时信号给基线跟踪模块和时间分析模块，启动本次定时提取。

5.根据权利要求1所述的装置，其中，所述信号的定时提取装置基于FPGA芯片。

6.一种信号的定时提取方法，包括步骤：

根据ΔV(t)与基线漂移范围V_noise，判断该ΔV(t)是否为有效触发信号，当ΔV(t)为有效触发信号时，启动本次定时提取，其中，特征电压ΔV(t)＝F1(t)-F2(t)，F1(t)为采样信号，F2(t)为F1(t)延时一个周期的第一延时信号，t为时间变量，且为正整数；

对F1(t)的采样点，跟踪计算基线采样值baseline；以及

根据F2(t)、F1(t)和baseline，确定有效定时点Tr；

其中，计算基线采样值baseline指：开启定时信号产生后且F1(t)波形采样点大于b＝c+d个采样点时，该基线跟踪模块进行基线获取，使用可配置的c个单位时间周期之前的d个点的均值作为基线值，得到所述baseline，即

所述Tr满足公式：tc为有效触发时刻系统粗时间计数。

7.根据权利要求6所述的方法，其中，根据ΔV(t)与基线漂移范围V_noise，判断该ΔV(t)是否为有效触发信号，指当ΔV(t)连续a次大于V_noise，其中，a≥2，则甄别触发模块判断该ΔV(t)为有效触发信号。