[发明专利]一种伪数字低压差线性稳压器及电源管理芯片

权利要求书

1.一种伪数字低压差线性稳压器，其特征在于，包括：

NMOS晶体管，所述NMOS晶体管的漏极与电源电压信号线电连接，所述NMOS晶体管的源极与所述伪数字低压差线性稳压器的输出端电连接；

数字比较器，所述数字比较器的第一输入端与所述伪数字低压差线性稳压器的输出端电连接，所述数字比较器的第二输入端与参考电压信号线电连接，所述数字比较器的时钟控制端与第一时钟信号线电连接；

电荷泵，所述电荷泵的第一门控端与所述数字比较器的输出端电连接，所述电荷泵的电源输入端与所述电源电压信号线电连接，所述电荷泵的第二门控端与第二时钟信号线电连接；

栅极电平调节器，所述栅极电平调节器的输入端与所述电荷泵的输出端电连接，所述栅极电平调节器的控制端与所述数字比较器的输出端电连接，所述栅极电平调节器的输出端与所述NMOS晶体管的栅极电连接，所述栅极电平调节器用于调节所述NMOS晶体管的栅极电平；

所述栅极电平调节器还包括：第一反相器、第一电阻、第一电容、第一晶体管和第二电阻；

所述第一电阻串联连接于所述栅极电平调节器的输入端和输出端之间；

所述第一电容的第一端与所述栅极电平调节器的输出端电连接，所述第一电容的第二端与接地线电连接；

所述第一反相器的输入端与所述栅极电平调节器的控制端电连接，所述第一反相器的输出端与所述第一晶体管的栅极电连接；

所述第一晶体管的源极与所述接地线电连接；

所述第二电阻串联连接于所述第一晶体管的栅极和所述栅极电平调节器的输出端之间。

2.根据权利要求1所述的伪数字低压差线性稳压器，其特征在于，所述数字比较器的第一输入端为反相输入端，所述数字比较器的第二输入端为正相输入端。

3.根据权利要求1所述的伪数字低压差线性稳压器，其特征在于，所述数字比较器还包括：比较电路和锁存器；

所述比较电路的第一输入端作为所述数字比较器的第一输入端，所述比较电路的第二输入端作为所述数字比较器的第二输入端，所述锁存器的输出端作为所述数字比较器的输出端；所述比较电路的第一输出端和所述锁存器的第一输入端电连接，所述比较电路的第二输出端和所述锁存器的第二输入端电连接；

所述比较电路还包括：第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；

所述第二晶体管的控制端和所述比较电路的第一输入端电连接；

所述第三晶体管的控制端和所述比较电路的第二输入端电连接；

所述第四晶体管的第一端、所述第五晶体管的第一端、所述第六晶体管的第一端、所述第七晶体管的第一端、所述第八晶体管的第一端和所述第九晶体管的第一端分别和所述电源电压信号线电连接；

所述第四晶体管的控制端、所述第五晶体管的控制端、所述第八晶体管的控制端、所述第九晶体管的控制端和所述第十晶体管的控制端分别与所述第一时钟信号线电连接；

所述第二晶体管的第二端和所述第三晶体管的第二端分别与所述第十晶体管的第一端电连接；所述第十晶体管的第二端与接地线电连接；

所述第四晶体管的第二端和所述第十一晶体管的第二端分别与所述第二晶体管的第一端电连接；

所述第九晶体管的第二端和所述第十二晶体管的第二端分别与所述第三晶体管的第一端电连接；

所述第十一晶体管的第一端、所述第五晶体管的第二端、所述第六晶体管的第二端、所述第七晶体管的控制端和所述第十二晶体管的控制端分别与所述比较电路的第一输出端电连接；

所述第十二晶体管的第一端、所述第七晶体管的第二端、所述第八晶体管的第二端、所述第六晶体管的控制端和所述第十一晶体管的控制端分别与所述比较电路的第二输出端电连接。

4.根据权利要求3所述的伪数字低压差线性稳压器，其特征在于，所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为中等阈值晶体管。