[发明专利]集成电路存储器及其形成方法、半导体集成电路器件

说明书

本发明提供了一种集成电路存储器及其形成方法、半导体集成电路器件。采用竖直设置在衬底上的有源柱体以构成立式存储晶体管，从而有利于减小立式存储晶体管在衬底上的单元配置尺寸，进而能够进一步缩减集成电路存储器的尺寸。并且，竖直结构的立式存储晶体管具有更好的排布灵活性，例如能够实现多个立式存储晶体管呈六方密集排布，以提高集成电路存储器中存储单元的排布密集度。

技术领域

本发明涉及半导体技术领域，特别涉及一种集成电路存储器及其形成方法，以及一种半导体集成电路器件。

背景技术

半导体器件越做越小，使其更加小巧以适合移动计算运用，且能消耗更少能量，让充电间的电池使用时间得以延长。以及，随着半导体器件尺寸的减小亦可相应的提高电路密集度，从而使半导体器件可具有更强大的计算能力。

然而，现今的技术发展一直受到当时可取得的微影设备的解析度的限制。具体的说，半导体器件的尺寸，例如线宽CD(Critical Dimension)和线距S(spaces)的最小尺寸取决于微影设备的解析能力，因此，在微影设备可获得的最小特征尺寸的限制下，小于最小特征尺寸的图形无法稳定地获得。这将限制半导体器件尺寸的进一步缩减，并无法再次提高半导体器件中单元元件的排布密集度。

针对存储器(例如，动态随机存储器DRAM)而言，其存储单元包括存储晶体管和与之连接的存储元件。所述存储晶体管的源区、沟道区和漏区沿着平行于衬底表面的方向水平分布，在所述存储单元的存储晶体管正常导通的情况下，其沟道电流总体上沿着水平方向在源区和漏区之间流通。那么，当所述存储晶体管缩减至预定尺寸时，将极易产生存储晶体管的短沟道效应。可见，现有的存储器的尺寸不仅受到微影设备的解析度的限制，同时还需要考量缩减尺寸之后所带来的短沟道效应。

发明内容

本发明的目的在于提供一种集成电路存储器，以缩减集成电路存储器的尺寸并能够提高集成电路存储器中存储单元的排布密集程度。

为解决上述技术问题，本发明提供一种集成电路存储器，包括：

一衬底；

多条位线，形成在所述衬底上并沿着第一方向延伸；

多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线；

多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上连接有栅极管，所述栅极管环绕相应的有源柱体的外侧壁，所述有源柱体的顶端外露于所述栅极管，由所述有源柱体和所述栅极管共同构成所述集成电路存储器的立式存储晶体管。

可选的，所述集成电路存储器的所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。

可选的，所述集成电路存储器还包括一存储元件，所述集成电路存储器还包括：多个存储元件，形成在所述立式存储晶体管的上方，并与所述有源柱体的所述顶端部电性连接。

可选的，所述有源柱体的所述底端部中形成有第一掺杂区，连接于所述位线上，所述有源柱体的所述顶端部中形成有第二掺杂区，用以连接存储元件，所述第一掺杂区和所述第二掺杂区分别构成所述立式存储晶体管的漏区和源区。

可选的，所述集成电路存储器还包括：一绝缘介质层，形成在所述衬底上，所述绝缘介质层填充相邻的所述位线之间的间隙并覆盖所述位线，所述字线形成在所述绝缘介质层上。

可选的，所述绝缘介质层还环绕所述有源柱体的部分底端部；并且，所述绝缘介质层的顶表面高于所述位线的顶表面，并低于所述有源柱体的所述第一掺杂区的顶部边界。

可选的，所述栅极管的顶表面低于所述有源柱体的顶表面，并高于所述有源柱体的所述第二掺杂区的底部边界。

可选的，所述集成电路存储器还包括：一间隔介质层，形成在所述衬底上并填充相邻的所述字线之间的间隙。