[发明专利]一种多处理器间的数据通信方法及装置

说明书

本发明实施例公开了一种多处理器间的数据通信方法及装置，方法包括：任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。本发明实施例通过在各处理器的内存中设置发送消息队列和接收消息队列，通过PCIE地址映射完成两个处理器之间基于消息的数据通信，各处理器收发数据的接口统一，便于操作和维护读写数据，大大提高了处理器间的通信效率。

技术领域

本发明实施例涉及通信技术领域，具体涉及一种多处理器间的数据通信方法及装置。

背景技术

随着用户对智能设备处理能力的要求越来越高，多处理器的智能设备已越来越普及。尤其在基站系统中，不同处理器间通信的高效性、实时性是当前基站系统的关键技术。高速的传输通道是不同处理器间通信的桥梁，目前PCIE(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)已成为处理器间使用广泛的通信协议。

但是，现有的处理器间使用PCIE通信的方法与DMA(Direct Memory Access，直接内存存取)类似，采取直接写入的方式。系统初始化好后将发送及接收的两个处理器的各一块存储器域内存映射到同一块PCIE总线地址，两处理器就可通过PCIE进行通信了，如图1所示。这就需要提前规划一块使用PCIE通信的内存分布图，描述某一种类型的数据往哪一块地址上写。通信双方提前约定好数据写入及读取的时间及地址，并严格按照约定进行通信。

在实现本发明实施例的过程中，发明人发现现有的方法中读写数据的地址需要发送及接收双方共同维护；增加使用难度，接收方接收数据接口不统一，接收方处理流程复杂；且处理器数量较多时，一个处理器要与多个处理器约定通信规则，容易混淆。

发明内容

由于现有方法存在上述问题，本发明实施例提出一种多处理器间的数据通信方法及装置。

第一方面，本发明实施例提出一种多处理器间的数据通信方法，包括：

任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；

根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址；

根据所述接收消息队列的地址，将所述待发送消息存入所述接收消息队列中，以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。

可选地，所述方法还包括：

对接收消息队列进行轮询，获取所述接收消息队列中与当前进程相关的待接收消息，读取并处理所述待接收消息。

可选地，所述方法还包括：

根据预设周期对各目标处理器的发送配置信息和各源处理器的接收配置信息进行更新。

可选地，所述发送配置信息包括对应的目标处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度；

所述接收配置信息包括对应的源处理器存放消息队列的内存块首地址、每个消息队列的首地址、消息队列读写索引的地址、触发中断的地址消息以及消息队列的个数、尺寸及深度。

第二方面，本发明实施例还提出一种多处理器间的数据通信装置，包括：

队列确定模块，用于根据待发送消息的占用空间确定内存中对应的发送消息队列，将所述待发送消息存入所述发送消息队列；