[发明专利]沟槽台阶栅IGBT芯片

说明书

本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。

技术领域

本发明涉及半导体器件领域、尤其涉及一种具有台阶形貌栅氧化层的沟槽栅IGBT芯片。

背景技术

自1980年前后IGBT器件问世以来，由于其既具有双极晶体管通态压降低、电流密度大，又具有MOSFET管输入阻抗高、响应速度快等特点，被广泛应用于轨道交通，智能电网，工业变频，新能源开发等领域。

随着沟槽技术在IGBT器件结构中的成熟应用，研发人员用沟槽栅结构取代平面栅结构,如图1现有技术中沟槽栅IGBT芯片结构的剖面示意图所示，沟槽栅IGBT通过刻蚀工艺形成沟槽栅，成功实现将电流沟道由表面横向转为体内纵向，有效消除平面栅体内的JFET效应，并极大提高元胞密度，从而大幅度提升芯片电流密度，在中低压应用领域逐渐取代了平面栅技术。

为进一步提升芯片功率密度，各大IGBT芯片生产商纷纷推出精细沟槽设计，通过先进光刻技术和工艺制程，降低槽宽，缩小槽间距，从而增加MOS沟道密度，提升芯片电流密度，降低通耗，优化关断损耗和通耗的折中关系，在低压芯片(比方说750V)上取得了很大成功。可是对于中高压器件来说，沟道密度过高会导致芯片单位面积功率密度过大而导致热损耗过大而影响其应用。另外，目前芯片由于要兼顾到槽底部的耐压能力，采用的栅极氧化层也都比较厚。所以对中高压芯片，需要采用新的设计理念，在不使用精细沟槽的条件下，实现对芯片电流密度的提升，以满足下一代应用系统对功率、性能、效率、可靠性等的需求。

发明内容

为了解决上述技术问题，本发明提供了一种既可以提升芯片电流密度又优化了芯片的电学性能和可靠性的具有台阶形貌栅极氧化层的沟槽栅IGBT芯片。

本发明的沟槽台阶栅IGBT芯片，包括N型衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层为台阶形貌，第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。

优选地，所述较薄栅极氧化层的厚度为较厚栅极氧化层的厚度为

在一个实施方式中，所述衬底表面上方由上到下依次为掺杂类型相反的P阱区和N阱区。

在一个实施方式中，所述P阱区的深度不超过薄栅极氧化层的长度。

在一个实施方式中，所述N阱区的深度不超过沟槽的底部。

优选地，所述P阱区参杂浓度峰值在1.0e17～6.0e17cm^-3，N阱区参杂浓度峰值在1.0e16～1.0e17cm^-3。

在一个实施方式中，所述芯片还可以包括一个或多个的第二沟槽栅，所述第二沟槽栅为虚栅。

在一个实施方式中，所述虚栅的栅极氧化层和实栅一致，即虚栅的栅极氧化层也由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。

在一个实施方式中，所述虚栅的栅极氧化层为常规氧化层。

在一个实施方式中，所述第一沟槽栅和第二沟槽栅内部由多晶硅填充，所述第一沟槽栅和第二沟槽栅的表面设置有二氧化硅隔离层，二氧化硅隔离层上方为发射极金属层。