[发明专利]基于差分耦合线的毫米波放大器匹配电路

说明书

本发明公开一种基于差分耦合线的毫米波放大器匹配电路，属于射频与毫米波太赫兹集成电路设计领域，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS晶体管、一个反馈电容和一组差分耦合线；所述匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络；所述输入匹配网络采用第三差分耦合线，所述级间匹配网络包括第四差分耦合线和第一隔直电容，所述输出匹配网络包括第五差分耦合线和第二隔直电容；各组差分耦合线均分别由两根平行放置且相互耦合的传输线组成。本发明在保证功耗不变的前提下，能大幅提高增益，同等条件下增强稳定性，减小版图面积，从而提高放大器的性能。

技术领域

本发明属于射频与毫米波太赫兹集成电路设计领域，特别涉及一种基于差分耦合线的毫米波放大器匹配电路。

背景技术

21世纪以来，信息技术的爆炸式增长带动了集成电路产业的飞速发展。一方面用户的通信速率需求快速增长，导致2G、3G、4G、WLAN的通信速度越来越难满足用户的需求，另一方面，低频的频谱资源也越来越少，一些新的应用很难在该范围内找到频段。这一背景下催生了毫米波的应用。2009年IRTS(International Technology Roadmap forSemiconductors，国际半导体工艺路线图)定义的毫米波波段为10GHz～100GHz，太赫兹波段为100GHz～10THz，相对于低频段有着较宽的频谱资源。由于上述原因，导致毫米波太赫兹段下的芯片应用设计得到了学术领域和工业界的关注。

工作在射频毫米波太赫兹波段的低噪声放大器(LNA)，需要在满足低成本、低功耗的同时实现高增益、宽频带覆盖范围、充足的电路稳定性。匹配网络的设计在放大器的设计中非常重要，因为它直接影响放大器的增益、带宽以及放大器的稳定性。现有的基于变压器的放大器匹配电路组成如图1所示，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS(Negative channel–Metal–Oxide-Semiconductor，N型金属氧化物半导体)晶体管、一个反馈电容和一组差分耦合线；匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络，输入匹配网络采用变压器TF1，级间匹配网络由变压器TF2和隔直电容C3构成，输出匹配网络由变压器TF3和隔直电容C4构成。其中，每组对差分耦合线CP T-Line由两根平行放置且相互耦合的传输线组成，每对传输线相互耦合如图2，图2中箭头用来显示两根传输线的相互耦合的磁场分布，初级传输线的上下两端分别标号为1、2，次级传输线的上下两端分别标号为3、4。每个变压器TF由两个相互耦合的电感线圈组成。初级电感线圈的上下两端分别标号为1、2，次级电感线圈的上下两端分别标号为3、4。放大电路中，第一级放大电路由NMOS晶体管MN1、反馈电容C1、差分耦合线CP T-Line1组成，NMOS晶体管MN1的漏极接到差分耦合线CP T-Line1的4端口，差分耦合线CP T-Line1的3端口接电源VDD，耦合信号通过差分耦合线CP T-Line1的1端口接反馈电容C1一端，反馈电容C1另一端接回NMOS晶体管MN1的栅极，差分耦合线CP T-Line1的2端口接地；第二级放大电路由NMOS晶体管MN2、反馈电容C2、差分耦合线CP T-Line2组成，NMOS晶体管MN2的漏极接到差分耦合线CP T-Line2的4端口，差分耦合线CP T-Line2的3端口接电源VDD，耦合信号通过差分耦合线CP T-Line2的1端口接反馈电容C2一端，反馈电容C2另一端接回NMOS晶体管MN2的栅极，差分耦合线CP T-Line2的2端口接地。匹配网络中：输入匹配网络由变压器TF1完成，变压器TF1的1端口接输入信号RFIN，变压器TF1的2端口接地，变压器TF1的3端口接第一级放大电路中NMOS晶体管MN1的栅极，变压器TF1的4端口接电压偏置Vbias；级间匹配网络由变压器TF2和隔直电容C3完成，变压器TF2的1端口接NMOS晶体管MN1的漏级，变压器TF2的2端口接隔直电容C3一端，隔直电容C3另一端接地，变压器TF2的3端口接第二级放大电路中NMOS晶体管MN2的栅极，变压器TF2的4端口接电压偏置Vbias；输出匹配网络由变压器TF3和隔直电容C4完成，变压器TF3的1端口接NMOS晶体管MN2的漏级，变压器TF3的2端口接隔直电容C4一端，隔直电容C4另一端接地，变压器TF3的3端口接输出信号RFOUT，变压器TF3的4端口接地。