[发明专利]基于FPGA的可重构线性方程组求解加速器

权利要求书

1.一种基于FPGA的可重构线性方程组求解加速器，其特征在于包括：

数据分配模块，用于将内部存储器中的数据分配给计算阵列模块,根据输入系数矩阵的规模和类型，在主控制模块的控制下调整数据分配的方式；

主程序控制模块，用于控制数据分配模块、重构控制模块和计算阵列模块的运行以及各模块之间的通信；

重构控制模块，用于根据系数矩阵的规模和类型重新设置计算方式；

内部存储器模块，用于存储系数矩阵和向量数据；

计算阵列模块，用于计算线性方程组的解；

重构控制模块根据系数矩阵的类型，对于矩阵的类型为稀疏系数矩阵，重新设置计算阵列模块的运行模式为迭代法；对于矩阵的类型为稠密系数矩阵，重新设置计算阵列模块的运行模式为直接法；

迭代法采用Jacobi迭代法思想，处理系数矩阵为大型稀疏矩阵的线性方程组求解，获得所需精确度的近似解；直接法采用列选主元LU分解思想，处理系数矩阵为稠密矩阵的线性方程组求解，获得精确解。

2.根据权利要求1所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，所述数据分配模块控制各个时刻内部存储器模块中的数据到计算阵列模块的缓存的数据通路，操作内部存储模块中的数据交换，对每个分配的列数据加上头标记，使数据分配到匹配的计算阵列模块的计算单元缓存中。

3.根据权利要求1所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，数据分配模块处理的系数矩阵类型分为稀疏系数矩阵和稠密系数矩阵。

4.根据权利要求1所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，主程序模块分别与数据分配模块、重构控制模块以及计算阵列模块双向通信连接，实现了对数据分配模块、重构控制模块和计算阵列模块运行以及各模块之间通信的控制，形成线性方程组求解加速器的最上层控制器。

5.根据权利要求1所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，内部存储模块根据系数矩阵的规模配置不同深度的RAM，用于存储系数矩阵的每一列、行的数据，通过数据总线，与计算阵列模块中的缓存进行通信，完成数据的读取和写入。

6.根据权利要求1所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，计算阵列模块包括：

预处理单元，用于完成计算前的预处理和特定数据的分配工作；

12*12计算单元阵列，用于完成并行化大规模数据计算，执行直接法的LU分解过程和迭代法的迭代计算过程；

回代单元，用于LU分解完成后，计算线性方程组解的回代过程；

迭代判断单元，用于计算单次迭代完成后的向量x，根据精确度判断迭代是否结束。

7.根据权利要求6所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，在直接法计算模式下，预处理单元完成列选主元，将得到的主元所在行信息与数据分配模块通信，依次计算a_mn是选主元列除主元外其他数据，a_piv是列选主元,并与12*12计算单元阵列通信；在迭代法计算模式下，预处理单元与12*12计算单元阵列通信，依次分发向量x中的每一个参数x_n分发到存储第n列数据的计算单元中。

8.根据权利要求7所述的基于FPGA的可重构线性方程组求解加速器，其特征在于，每个计算单元阵列包括头标签匹配单元和乘加计算单元。