[发明专利]一种适用于集成电路的碳化硅平面型功率场效应晶体管

说明书

本发明公开了一种适用于集成电路的平面型功率场效应晶体管，包括源极(1)、栅极(2)、漏极(3)、氧化层(4)、N⁺源区(5)、P⁺接触区(6)、P阱(7)、N^‑栅下漂移区(8)、N外延层(9)、N⁺漏区(10)、N^‑漏极下漂移区(11)和P衬底(12).本发明提出的碳化硅平面型功率场效应晶体管，通过对漂移区靠近栅极部分的掺杂浓度和厚度调节和在衬底靠近漏区部分进行低浓度N型掺杂，使器件击穿时电场分布非常均匀，没有特别陡峭的电场尖峰,使器件击穿电压得以提高。在漂移区长度为5μm的条件下，击穿电压达到1146V。本发明提出的碳化硅平面型功率场效应晶体管可作为功率集成电路中的开关器件使用。

技术领域

本发明涉及一种碳化硅平面型功率场效应晶体管(SiC LDMOSFET)，尤其适用于高耐压、高通流能力且适用于集成电路的碳化硅平面型功率场效应晶体管，具体地说是一种适用于集成电路的碳化硅平面型功率场效应晶体管。

背景技术

碳化硅材料具有优良的物理和电学特性，相比硅材料而言，其具有饱和漂移速度高、临界雪崩击穿电场大、带隙宽、德拜温度高、热导率高等优点，因此碳化硅器件可以获得更高的工作频率、更高的击穿电压、更高的工作温度和更大的电流密度。

LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散晶体管)先在衬底上扩散出P阱，再在其上扩散N⁺作为源极，通过两次扩散的杂质浓度差形成沟道。这样就可以得到非常小的沟道长度。

LDMOS的雪崩击穿发生在器件的表面，RESURF(Reduced Surface Field，降低表面电场)技术通过薄外延层等手段，将原本存在于器件表面的高电场击穿区域转移到器件内部，或者将表面击穿区域的电场降低，使得表面击穿可以更晚的发生。

发明内容

功率场效应管要求阻断电压大、导通电流大。而增大阻断电压和增大导通电流对场效应管漂移区尺寸和掺杂浓度的要求是矛盾的。

垂直型功率场效应管不易实现集成，而平面型场效应管的电极都在器件一侧表面，所以对于需要集成的功率场效应管，应该做成平面型器件。

本发明要解决的是现有技术存在的上述技术问题，旨在提供一种适用于集成电路的碳化硅平面型功率场效应晶体管，在保持导通电流足够大的基础上，通过RESURF技术和增加低掺杂区的方法，使平面型器件表面电场尽可能均匀分布，以提高器件的阻断电压。

为达到上述目的，本发明提供了一种碳化硅平面型功率场效应晶体管，包括源极、栅极、漏极、氧化层、N⁺源区、P⁺接触区、P阱、N^-栅下漂移区、N外延层、N⁺漏区、N^-漏极下漂移区和P衬底，其特征在于N^-漏极下漂移区是采用离子注入工艺在P衬底内形成的低浓度N型掺杂区；N⁺漏区是采用离子注入工艺在N外延层中形成的高浓度N型掺杂区；N外延层是采用化学气相沉积或者离子注入的方式形成于P衬底上的N型掺杂区；N^-栅下漂移区是采用高温离子注入工艺在N外延层内形成的低浓度N型掺杂区；P阱是采用高温离子注入工艺在P衬底内形成的P型掺杂区；P⁺接触区是采用高温离子注入工艺在P阱内远离N外延层处形成的高浓度P型掺杂区；N⁺源区是采用离子注入工艺在P阱内形成的高浓度N型掺杂区；氧化层是采用LPECVD电极或者热氧化工艺形成于部分区域的P阱之上的氧化物；漏极是淀积在部分区域的N⁺漏区之上的金属；栅极是淀积在部分区域的氧化层之上的N型金属；源极是淀积在全部区域的P⁺接触区和部分区域的N⁺源区之上的金属。