[发明专利]随机调频抽样概率测量电子信号相位差的装置及方法

权利要求书

1.随机调频抽样概率测量电子信号相位差的装置，包括第一信号输入端(IN1)、第二信号输入端(IN2)、时钟输入端(OSC)、第一抽样器(U1)、第二抽样器(U2)、相差计数器(U3)、抽样计数器(U4)、输出寄存器(U5)、数值比较器(U6)、A正B反与逻辑门(U7)、计数上限数值输入端(M1)、分频计数器(U8)、随机数发生器(U9)、分频数值比较器(U10)、分频D触发器(U11)和OUT输出端；其特征是；

所述第一信号输入端(IN1)与第一抽样器(U1)的D端电联接，第二信号输入端(IN2)与第二抽样器(U2)的D端电联接，第一抽样器(U1)的Q端与A正B反与逻辑门(U7)的正输入端电联接，第二抽样器(U2)的Q端与A正B反与逻辑门(U7)的负输入端电联接；

所述A正B反与逻辑门(U7)的输出端与相差计数器(U3)的同步使能端电联接，计数上限数值输入端(M1)与数值比较器(U6)的X总线输入端电联接，抽样计数器(U4)的输出端与数值比较器(U6)的Y总线输入端电联接，数值比较器(U6)的输出端同时与相差计数器(U3)的同步清零端、抽样计数器(U4)的同步清零端以及输出寄存器(U5)的同步使能端电联接；

相差计数器(U3)的输出端与输出寄存器(U5)的输入端电联接，输出寄存器(U5)的输出端与OUT输出端电联接；

时钟输入端(OSC)与分频计数器(U8)的时钟输入端、分频D触发器(U11)的时钟输入端电联接，分频计数器(U8)的输出端与分频数值比较器(U10)的I总线输入端电联接；

所述随机数发生器(U9)的输出端作为数值低位数据输出端、VCC作为高位数据输出端并联后与分频数值比较器(U10)的J总线输入端电联接，所述分频数值比较器(U10)的输出端与分频D触发器(U11)的D输入端电联接；

所述分频D触发器(U11)的输出端与分频计数器(U8)的同步清零端、随机数发生器(U9)的时钟输入端、第一抽样器(U1)的时钟输入端、第二抽样器(U2)的时钟输入端、相差计数器(U3)的时钟输入端、抽样计数器(U4)的时钟输入端以及输出寄存器(U5)的时钟输入端电联接；

具体测量方法为：

步骤一、产生随机调频抽样信号，具体为：

分频计数器(U8)累计从时钟输入端(OSC)输入的脉冲数量；分频数值比较器(U10)将分频计数器(U8)中的数值与所述J总线确定的随机数相比较，如果相等，则输出1，否则输出0；被分频D触发器(U11)锁存分频数值比较器(U10)的输出数值，作为抽样信号；在抽样信号的上升沿触发随机数发生器(U9)产生下一个随机数之后，高电平同步清零分频计数器(U8)；

步骤二、根据步骤一产生的随机调频抽样信号，所述第一信号从第一信号输入端(IN1)输入电路，第二信号从第二信号输入端(IN2)输入电路，在分频D触发器(U11)输出的抽样时钟控制下，第一信号被第一抽样器(U1)抽样锁存，第二信号被第二抽样器(U2)抽样锁存；

步骤三、所述A正B反与逻辑门(U7)判断是否满足第一抽样器(U1)锁存为1且第二抽样器(U2)锁存为0；

如果是，则相差计数器(U3)在下次抽样时钟到来时加1，如果否，则相差计数器(U3)保持不变；

步骤四、抽样计数器(U4)在每个抽样时钟到来时加1；

步骤五、数值比较器(U6)判断抽样计数器(U4)的计数数值是否与计数上限数值输入端(M1)输入的数值相等，如果是，则输出1并执行步骤六，如果否，则数值比较器(U6)输出0，重复步骤一至步骤五；

步骤六、在下一个抽样时钟到来时，输出寄存器(U5)锁存相差计数器(U3)的数值，同时相差计数器(U3)清零，抽样计数器(U4)也同时清零；

步骤七、从OUT输出端获得输出寄存器(U5)中锁存的数值，数据格式为二进制定点数，实现随机调频抽样概率测量电子信号相位差。

2.根据权利要求1所述的随机调频抽样概率测量电子信号相位差的装置，其特征在于；第一抽样器(U1)，第二抽样器(U2)都是D触发器；相差计数器(U3)、抽样计数器(U4)和分频计数器(U8)均为同步二进制计数器；输出寄存器(U5)为数据锁存器；计数上限数值输入端(M1)输入的数值M是根据测量精度与物理单位需要设置的固定数值。