[发明专利]顶栅型非晶硅TFT基板的制作方法

说明书

本发明提供一种顶栅型非晶硅TFT基板的制作方法，首先在衬底基板上依次形成遮光层、缓冲层、非晶硅层、绝缘层及栅极金属层，在所述栅极金属层上图案化形成光阻层，然后采用第一道蚀刻工艺去除所述栅极金属层、绝缘层及非晶硅层上未被光阻层覆盖的部分，由所述非晶硅层得到非晶硅有源层，再对光阻层进行灰化处理，使得光阻层的宽度减小，采用第二道蚀刻工艺去除所述栅极金属层与绝缘层上未被光阻层覆盖的部分，形成栅极与栅极绝缘层并露出所述非晶硅有源层的两端，最后以光阻层、栅极及栅极绝缘层遮蔽层，对所述非晶硅有源层进行离子植入，形成位于非晶硅有源层两端的源漏极掺杂区，可以提升非晶硅器件的载流子迁移率，节省了光罩制程及生产成本。

技术领域

本发明涉及显示技术领域，尤其涉及一种顶栅型非晶硅TFT基板的制作方法。

背景技术

在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。

薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。

按照TFT内半导体材料的不同，目前TFT主要分成非晶硅(A-Si)TFT及低温多晶硅(Low Temperature Poly-Silicon，LTPS)TFT。非晶硅TFT相对于LTPS TFT技术分辨率低、功耗高，但其制作周期较短、成本低、易于进行大面积制程，因此是市场中备受青睐的产品，在目前的半导体行业中应用也最为广泛。

传统底栅(Bottom Gate)结构的薄膜晶体管，由于栅极与源漏电极之间重叠面积较大，产生了较大的寄生电容，会导致信号的延迟，且制作出来的薄膜晶体管尺寸较大，因而限制了其应用。而顶栅(Top gate)型薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能够降低信号传输过程中的延迟，同时采用自对准的制备方法，有利于制备短沟道器件，提高器件特性，顶栅型薄膜晶体管结构就成为目前主要的发展方向。

而在A-Si产品设计中，传统的工艺通常采用底栅结构的制作方法，暂无Top Gate设计来实现其工艺制作。现有技术中，顶栅型薄膜晶体管的正常制程需要较多的光罩数，顶栅型薄膜晶体管包括从下到上依次层叠设置于衬底基板上的遮光层、缓冲层、有源层、栅极绝缘层、栅极、层间介电层以及源漏极，其中源漏极通过层间介电层上设置的过孔与有源层的两端相接触；该顶栅型薄膜晶体管的制作过程中，遮光层的图形化制程、有源层的图形化制程、栅极和栅极绝缘层的图形化制程、有源层的离子掺杂制程、层间介电层的图形化制程以及源漏极的图形化制程分别需要使用一道光罩完成，因此整个顶栅型薄膜晶体管的制程工艺流程复杂，制作成本较高。

发明内容

本发明的目的在于提供一种顶栅型非晶硅TFT基板的制作方法，采用新型TopGate设计制作非晶硅TFT，可以提升器件的载流子迁移率，并采用Re-etch(重复蚀刻)技术通过一道光罩制程完成栅极的制作、非晶硅有源层的制作以及对非晶硅有源层两端的离子注入，节省光罩制程及生产成本。

为实现上述目的，本发明提供一种顶栅型非晶硅TFT基板的制作方法，包括如下步骤：

步骤S1、提供一基板，在所述基板上沉积并图案化形成遮光层，在所述衬底基板及遮光层上依次沉积形成缓冲层、非晶硅层、绝缘层及栅极金属层；