[发明专利]E-FUSE存储阵列、E-FUSE以及E-FUSE操作方法

说明书

本发明提供一种E‑FUSE、E‑FUSE存储阵列以及E‑FUSE操作方法，属于集成电路技术领域，包括：按照行方向排列的N条字线、按照行方向排列的N条编程信号线、按照列方向排列的N条位线、按照列方向排列的N条源线以及N行*N列成矩阵排列的存储单元，存储单元包括栅极、漏极以及源极，N为正整数；其中，存储单元为PMOS型等效编程二极管电路；位于同一行的存储单元的栅极连接至同一字线，位于同一行的存储单元的N阱连接至同一编程信号线，位于同一列的每个存储单元的漏极分别通过熔丝电阻连接至同一源线，位于同一列的存储单元的源极连接至同一位线。本发明的有益效果：无需需要使用Deep NW里面小尺寸的NMOS编程选择驱动管，E‑FUSE存储单元版图面积小。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种E-FUSE、E-FUSE 存储阵列以及E-FUSE操作方法。

背景技术

E-fuse技术主要是基于电迁移的理论发展起来的，其中利用此原理设计的E-fuse电路可以实现芯片中SRAM电路部分的冗余作用，也可以实现电子芯片身份认证(Electronic Chip ID-ECID)等作用，大大的提高了芯片的智能化。

在编程操作时，传统的E-fuse存储单元结构，例如具有NMOS 型等效编程二极管电路的E-FUSE存储单元的NMOS衬底(P-Well) 接编程电压(VCC)的电位，所以每个存储单元都需要用n-深阱(Deep N-Well，DNW)将高电位VCC隔离出来，这就增大了存储单元 (cell)的版图面积。

发明内容

针对现有技术中存在的问题，本发明提供了一种能够使E-FUSE 存储单元版图面积更小的E-FUSE及其存储阵列。

本发明采用如下技术方案：

一种E-FUSE存储阵列，包括：

按照行方向排列的N条字线、按照行方向排列的N条编程信号线、按照列方向排列的N条位线、按照列方向排列的N条源线以及 N行*N列成矩阵排列的存储单元，所述存储单元包括栅极、漏极以及源极，N为正整数；其中，所述存储单元为PMOS型等效编程二极管电路；

位于同一行的存储单元的栅极连接至同一字线，位于同一行的存储单元的N阱连接至同一编程信号线，位于同一列的每个存储单元的漏极分别通过熔丝电阻连接至同一源线，位于同一列的存储单元的源极连接至同一位线。

优选的，所述PMOS型等效编程二极管电路包括PMOS结构和基于PMOS结构的等效编程二极管。

优选的，所述PMOS结构包括：

衬底，所述衬底为P-型掺杂衬底；

N阱，所述N阱设置于所述衬底中；

第一扩散区，第一扩散区为N+型扩散区，第一扩散区设置于N 阱中并位于衬底表面，第一扩散区连接位于衬底表面的编程信号线；

第二扩散区，第二扩散区为P+型扩散区，第二扩散区设置于N 阱中并位于衬底表面，第二扩散区连接位于衬底表面的位线；

第三扩散区，第三扩散区为P+型扩散区，第三扩散区设置于N 阱中并位于衬底表面，第三扩散区连接位于衬底表面的节点线，节点线对应与存储单元的漏极连接的节点端；

浮栅，浮栅设置于第二扩散区和第三扩散区之间的衬底上方，浮栅连接字线。

一种E-FUSE，包括行地址译码电路、列地址译码电路以及所述的E-FUSE存储阵列。

一种E-FUSE操作方法，基于所述的E-FUSE，包括编程操作方法和读操作方法。

优选的，所述编程操作方法包括：