[发明专利]像素电路及其驱动方法、显示面板、显示装置、存储介质

说明书

本申请公开了一种像素电路及其驱动方法、显示面板、显示装置、存储介质，属于显示技术领域。该像素电路包括：开关子电路、存储子电路和驱动子电路；该开关子电路用于在一栅极驱动信号的控制下，向第一开关节点输入第一电源信号，并向第二开关节点输入第二电源信号；该存储子电路用于响应于第一开关节点的电压信号，将第一数据线与所述存储节点导通，或者，用于响应于第二开关节点的电压信号，将第二数据线与所述存储节点导通；该驱动子电路用于在来自第二栅线的第二栅极驱动信号的控制下，向像素电极写入所述存储节点的电位。本申请提供的像素电路的结构较为简单，占用面积较小，有利于高分辨率显示装置的实现。

技术领域

本发明涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示面板、显示装置、存储介质。

背景技术

像素存储(Memory In Pixel，MIP)技术是一种用于降低显示装置功耗的技术。采用该MIP技术的显示装置中，每个像素中均设置有一像素电路，当显示装置显示的图像为静止图像时，可以控制源极驱动电路停止输出数据信号，并通过该像素电路来保持像素电极的数据电压，从而可以达到降低显示装置功耗的效果。

相关技术中，采用该MIP技术的显示装置中，像素电路一般包括多个晶体管，该多个晶体管可以组成锁相回路，该锁相回路用于在显示装置显示的图像为静止图像时，存储像素电极的数据电压。

但是，相关技术中的显示装置的像素电路的结构较为复杂，占用面积较大，不利于高分辨率显示装置的实现。

发明内容

本申请提供了一种像素电路及其驱动方法、显示面板、显示装置、存储介质，可以解决相关技术中的像素电路结构复杂，占用面积较大的问题。

技术方案如下：

一方面，提供了一种像素电路，所述像素电路包括：开关子电路、存储子电路和驱动子电路；

所述开关子电路分别与第一栅线、第一电源信号线、第二电源信号线、第一开关节点和第二开关节点连接，所述开关子电路用于在来自所述第一栅线的第一栅极驱动信号的控制下，向所述第一开关节点输入来自所述第一电源信号线的第一电源信号，并向所述第二开关节点输入来自所述第二电源信号线的第二电源信号；

所述存储子电路分别与所述第一开关节点、所述第二开关节点、第一数据线、第二数据线和存储节点连接，所述存储子电路用于响应于所述第一开关节点的电压信号，将所述第一数据线与所述存储节点导通，或者，所述存储子电路用于响应于所述第二开关节点的电压信号，将所述第二数据线与所述存储节点导通；

所述驱动子电路分别与第二栅线、所述存储节点和像素电极连接，用于在来自所述第二栅线的第二栅极驱动信号的控制下，向所述像素电极写入所述存储节点的电位。

可选的，所述存储子电路，包括：第一存储晶体管和第二存储晶体管，所述第一存储晶体管和所述第二存储晶体管均为悬浮栅晶体管；

所述第一存储晶体管的栅极与所述第一开关节点连接，所述第一存储晶体管的第一极与所述第一数据线连接，所述第一存储晶体管的第二极与所述存储节点连接；

所述第二存储晶体管的栅极与所述第二开关节点连接，所述第二存储晶体管的第一极与所述第二数据线连接，所述第二存储晶体管的第二极与所述存储节点连接。

可选的，所述开关子电路，包括：第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的栅极与所述第一栅线连接，所述第一开关晶体管的第一极与所述第一电源信号线连接，所述第一开关晶体管的第二极与所述第一开关节点连接；

所述第二开关晶体管的栅极与所述第一栅线连接，所述第二开关晶体管的第一极与所述第二电源信号线连接，所述第二开关晶体管的第二极与所述第二开关节点连接。

可选的，所述驱动子电路，包括：驱动晶体管；