[发明专利]衬底和隔离结构之间的蚀刻停止层

权利要求书

1.一种半导体器件，包括：

衬底；

半导体鳍，从所述衬底延伸；

隔离结构，位于所述衬底上方并且横向位于所述半导体鳍之间；

衬垫层，位于所述半导体鳍的侧壁和所述隔离结构之间；

蚀刻停止层，位于所述衬底和所述隔离结构之间并且横向位于所述半导体鳍之间，所述蚀刻停止层包括与所述隔离结构和所述衬垫层的材料不同的材料，其中，所述蚀刻停止层包括硅以及以下之一：锗和III族元素，或者所述蚀刻停止层包括氧化铝(Al₂O₃)、碳化钨(WC)、氧化硅钇(YSiO_x)或III-V族化合物；

介电部件，位于所述蚀刻停止层之上；以及

多个栅极堆叠件，设置在所述半导体鳍和所述隔离结构上方，

其中，所述介电部件介于所述多个栅极堆叠件的第一对栅极堆叠件之间以及所述多个栅极堆叠件的第二对栅极堆叠件之间并且从第一对栅极堆叠件连续延伸至所述第二对栅极堆叠件，

其中，所述隔离结构的侧壁由所述衬垫层限定，并且所述隔离结构的底面由所述蚀刻停止层的顶面限定。

2.根据权利要求1所述的半导体器件，其中，所述半导体鳍包括第一半导体鳍和第二半导体鳍，其中，所述第一半导体鳍和所述第二半导体鳍的每个均具有第一侧壁和与所述第一侧壁相对的第二侧壁。

3.根据权利要求2所述的半导体器件，其中，所述衬垫层位于所述第一半导体鳍和所述第二半导体鳍的每个的所述第一侧壁和所述第二侧壁上方。

4.根据权利要求1所述的半导体器件，其中，所述多个栅极堆叠件中的每个包括位于所述隔离结构上方并且位于所述半导体鳍的顶部和侧壁上方的高k介电层。

5.根据权利要求4所述的半导体器件，其中，所述多个栅极堆叠件中的每个还包括位于所述高k介电层上方的金属栅极。

6.根据权利要求1所述的半导体器件，其中，所述介电部件在所述介电部件的至少侧壁上被所述隔离结构围绕。

7.根据权利要求6所述的半导体器件，其中，所述介电部件物理接触所述蚀刻停止层。

8.根据权利要求1所述的半导体器件，其中：

所述衬底包括硅；

所述蚀刻停止层包括硅锗；以及

所述蚀刻停止层物理接触所述衬底。

9.根据权利要求1所述的半导体器件，其中，所述蚀刻停止层具有1nm至5nm的厚度。

10.一种制造半导体器件的方法，包括：

提供具有半导体衬底和从所述半导体衬底突出的半导体鳍的结构；

在所述半导体鳍的至少侧壁上形成介电衬垫层；

选择性地蚀刻所述介电衬垫层，从而暴露所述半导体衬底，其中，所述介电衬垫层包括氮化硅，并且选择性地蚀刻所述介电衬垫层包括采用含氟气体的远程O₂/N₂放电，并且还包括氢气(H₂)或CH₄，

形成与所述半导体衬底接触并且位于相邻半导体鳍之间的蚀刻停止层；

在所述蚀刻停止层和所述介电衬垫层上方以及在相邻半导体鳍之间形成隔离结构；

在所述隔离结构上方形成多个高k/金属栅极(HK/MG)堆叠件并且所述多个高k/金属栅极堆叠件接合所述半导体鳍；

蚀刻所述多个高k/金属栅极堆叠件以暴露所述隔离结构，从而形成沟槽；以及

用介电材料填充所述沟槽，从而形成介电部件，

其中，所述介电部件介于所述多个高k/金属栅极堆叠件的第一对高k/金属栅极堆叠件之间以及所述多个高k/金属栅极堆叠件的第二对高k/金属栅极堆叠件之间并且从第一对高k/金属栅极堆叠件连续延伸至所述第二对高k/金属栅极堆叠件；

其中，所述隔离结构的侧壁由所述衬垫层限定，并且所述隔离结构的底面由所述蚀刻停止层的顶面限定。