[发明专利]隔离结构上的阻挡结构

说明书

一种制造半导体器件的方法，包括在半导体衬底中形成多个隔离结构，并在隔离结构上方形成多个阻挡结构。阻挡结构具有比隔离结构更低的反射率。该方法还包括在半导体衬底上形成光刻胶层，通过掩模将光刻胶层暴露在光源下，以及显影光刻胶层以形成图案化的光刻胶部件，其覆盖两个隔离结构之间的半导体衬底的部分的第一区域。半导体衬底的部分具有暴露的第二区域。本发明的实施例还涉及隔离结构上的阻挡结构。

技术领域

本发明的实施例涉及隔离结构上的阻挡结构。

背景技术

在半导体集成电路(IC)产业中，IC材料和设计的技术进步产生了多代IC，每一代都具有比先前一代更小且更复杂的电路。在IC演进的过程中，功能密度(即，单位芯片面积中的互连器件的数量)通常已经增加，而几何尺寸(即，可使用制造工艺创建的最小组件(或线))却已减小。这种按比例缩小工艺通常通过增加生产效率和降低相关成本来提供很多益处。这种按比例缩小也增加了加工和制造IC的复杂度。

半导体制造中常用的一种工艺是光刻。光刻包括在衬底上沉积光刻胶。然后通过光掩模将光刻胶暴露在光源下。根据光刻胶的类型，在显影工艺中去除光刻胶的曝光部分或者未曝光部分。剩余的光刻胶部件可以作为进一步工艺的掩模。例如，随后可以对衬底施加注入工艺。这样的注入工艺将仅施加于未被剩余的光刻胶部件覆盖的部分衬底。由于这种部件的小尺度，所以期望提高光刻工艺的精确性。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底中形成多个隔离结构；在所述隔离结构上方形成多个阻挡结构，所述阻挡结构具有比所述隔离结构更低的反射率；在所述半导体衬底上形成光刻胶层；通过掩模将所述光刻胶层暴露在光源下；以及显影所述光刻胶层以形成图案化的光刻胶部件，所述图案化的光刻胶部件覆盖两个隔离结构之间的所述半导体衬底的部分的第一区域，所述半导体衬底的所述部分具有暴露的第二区域。

本发明的另一实施例提供了一种制造半导体器件的方法，包括：在半导体衬底中形成第一隔离结构，使得所述第一隔离结构围绕所述半导体衬底的部分；在所述半导体衬底的所述部分内形成第二隔离结构，使得所述第二隔离结构围绕所述半导体衬底的子部分；在所述第一隔离结构上方形成阻挡结构，所述阻挡结构具有比所述第一隔离结构更低的反射率；以及在所述半导体衬底上方形成图案化的光刻胶层，使得所述图案化的光刻胶层覆盖所述子部分，并暴露所述部分的剩余区域。

本发明的又一实施例提供了一种半导体器件，包括：半导体衬底；隔离结构，所述隔离结构的尺寸和形状使得隔离所述半导体衬底的分隔的部分的二维阵列；多个阻挡结构，位于所述隔离结构上方，使得所述阻挡结构包围所述半导体衬底的各个分隔的部分，所述阻挡结构具有比所述隔离结构更低的反射率；以及半导体器件，形成在所述分隔的部分内。

附图说明

当结合附图进行阅读时，通过以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A、图1B、图1C和图1D是示出了根据本文描述的原理的一个实例的利用隔离结构上的阻挡结构来改善光刻工艺的制造工艺的示意图。

图2是示出了根据本文描述的原理的一个实例的隔离结构上的阻挡结构的俯视示意图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G和图3H是示出了根据本文描述的原理的一个实例的可在阻挡结构之间形成的各个部件的示意图。

图4是根据本文描述的原理的一个实例的隔离结构上的阻挡结构的阵列的俯视图。

图5A、图5B、图5C和图5D是示出了根据本文描述的原理的一个实例的可在隔离结构上的阻挡结构之间形成的各个部件的俯视图。

图6是示出了根据本文描述的原理的一个实例的隔离结构上的阻挡结构的截面的示意图。