[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，先于两侧设有第一电子元件与第二电子元件的承载结构上形成包覆该第一电子元件的封装层，再将具有调控层的强化件以其调控层包覆该第二电子元件，以藉由调整该强化件的形状及该调控层的用量，而调整该电子封装件的最终结构的翘曲程度。

技术领域

本发明有关一种半导体封装技术，尤指一种多晶片的电子封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶片级封装(Chip ScalePackage，简称CSP)的技术。

图1A至图1E为悉知晶片级封装的半导体封装件1的制法的剖面示意图。

如图1A所示，形成一热化离形胶层(thermal release tape)100于一承载件10上。

接着，置放多个半导体晶片11于该热化离形胶层100上，该些半导体晶片11具有相对的作用面11a与非作用面11b，各该作用面11a上均具有多个电极垫110，且各该作用面11a粘着于该热化离形胶层100上。

如图1B所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体晶片11。

如图1C所示，烘烤该封装胶体14以硬化该热化离形胶层100而移除该热化离形胶层100与该承载件10，以外露出该半导体晶片11的作用面11a。

如图1D所示，形成一线路结构16于该封装胶体14与该半导体晶片11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。

如图1E所示，沿如图1D所示的切割路径L进行切单制程，以获取多个CSP封装结构的半导体封装件1，俾供电性连接于电路板(Mother Board)上。

然而，悉知半导体封装件1仅有单侧设置该半导体晶片11，使该半导体封装件1的功能及效能受限，而为了符合终端产品的多功能及高功效的需求，故于切单制程时，将多个半导体晶片11形成于同一平面上(如图1E所示)，因而使整体封装结构的平面面积过大，故难以缩小终端产品的体积。

此外，如图1F所示，业界虽开发出另一种半导体封装件1’，其线路结构16的上、下侧均配置有电子元件(半导体晶片11或被动元件12)，以强化终端产品的功能及效能，但因该线路结构16的上、下侧所接置的电子元件的数量不同，且该些电子元件的尺寸大小也不相同，故该线路结构16的上、下侧的封装胶体14,15的厚度t1,t2及体积也不相同，因而造成该半导体封装件1’呈现不对称状态而发生翘曲(warpage)的情况，进而无法有效设置于终端产品(如行动电话)的电路板(如软板基板)上。

另一方面，制作该半导体封装件1’时，因采用整组模具同时形成该封装胶体14,15，故无法调控该封装胶体14,15的厚度t1,t2，因而难以改变该半导体封装件1’的翘曲程度。

因此，如何克服悉知技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述悉知技术的缺失，本发明提供一种电子封装件及其制法，藉由调整该强化件的形状及该调控层的用量，而调整该电子封装件的最终结构的翘曲程度。

本发明的电子封装件，包括：承载结构，其具有相对的第一侧与第二侧；第一电子元件，其设于该承载结构的第一侧上；封装层，其包覆该第一电子元件；第二电子元件，其设于该承载结构的第二侧上；调控层，其包覆该第二电子元件；以及强化件，其设于该调控层上。