[发明专利]驱动电路结构及其制作方法

权利要求书

1.一种驱动电路结构，包括控制芯片和设置在所述控制芯片以外的开关VDMOS管，所述控制芯片内部具有过流保护电路，其特征在于：

所述控制芯片的所述过流保护电路还具有电流采样电阻；

所述驱动电路结构还包括设置在所述控制芯片以外的镜像电流VDMOS管，所述镜像电流VDMOS管与所述开关VDMOS管集成在同一半导体衬底上；

所述镜像电流VDMOS管的漏极与所述开关VDMOS管的漏极连接至外置电压输入端；

所述镜像电流VDMOS管的源极与所述电流采样电阻的采样端串联。

2.如权利要求1所述的驱动电路结构，其特征在于，所述镜像电流VDMOS管的栅极与所述开关VDMOS管的栅极共同连接至所述控制芯片的驱动器；所述开关VDMOS管的源极连接至所述控制芯片的电压输出端。

3.如权利要求1或2所述的驱动电路结构，其特征在于，还包括设置在所述控制芯片以外的高压VDMOS管，所述高压VDMOS管与所述开关VDMOS管集成在同一所述半导体衬底上；所述高压VDMOS管的漏极与所述镜像电流VDMOS管的漏极连接至所述外置电压输入端。

4.如权利要求3所述的驱动电路结构，其特征在于，所述高压VDMOS管的漏极和源极之间具有串联电阻。

5.如权利要求1所述的驱动电路结构，其特征在于，在所述半导体上，所述开关VDMOS管的源区面积为所述镜像电流VDMOS管的源区面积的100倍以上。

6.如权利要求1所述的驱动电路结构，其特征在于，所述驱动电路结构为LED恒流驱动电路结构。

7.一种驱动电路结构的制作方法，其特征在于，包括：

在半导体衬底正面上形成开关VDMOS管的第一栅氧化层和镜像电流VDMOS管的第二栅氧化层；

在所述第一栅氧化层上形成所述开关VDMOS管的第一栅层；

在所述第二栅氧化层上形成所述镜像电流VDMOS管的第二栅层；

采用第一掩模版，形成第一掩膜层，以所述第一掩膜层为掩模，进行P阱注入，形成所述开关VDMOS管的第一P阱和所述镜像电流VDMOS管的第二P阱；

在第一P阱和第二P阱中进行N注入，形成所述开关VDMOS管的第一源区和所述镜像电流VDMOS管的第二源区；

再次采用所述第一掩模版，形成第二掩膜层，以所述第二掩膜层为掩模，进行P型重掺杂注入，形成所述开关VDMOS管的第一P型重掺杂区和所述镜像电流VDMOS管的第二P重掺杂区；

将所述第二源区连接至控制芯片的过流保护电路；

在所述半导体衬底背面形成所述开关VDMOS管的第一漏区和所述镜像电流VDMOS管的第二漏区。

8.如权利要求7所述的半导体结构的制作方法，其特征在于，

在形成所述第一栅氧化层和所述第二栅氧化层时，同时形成所述高压VDMOS管的第三栅氧化层；

在形成所述第一栅层和所述第二栅层时，同时形成所述高压VDMOS管的第三栅层；

在形成所述第一P阱和所述第二P阱时，同时形成所述高压VDMOS管的第三P阱；

在形成所述第一源区和所述第二源区时，同时形成所述高压VDMOS管的第三源区；

在形成所述第一P型重掺杂区和所述第二P重掺杂区时，同时形成所述高压VDMOS管的第三P重掺杂区；

在所述半导体衬底背面形成第一漏区和第二漏区时，同时形成所述高压VDMOS管的第三漏区。

9.如权利要求8所述的半导体结构的制作方法，其特征在于，在形成所述第三栅层时，同时形成位于所述第三栅层和所述第三漏区之间串联电阻。

10.如权利要求9所述的半导体结构的制作方法，其特征在于，设置所述第一源区的面积是所述第二源区面积的100倍以上。