[发明专利]一种现场可编程门阵列及通信方法

权利要求书

1.一种现场可编程门阵列FPGA，其特征在于，包括：

功能模块A和功能模块B，以及用于通信互联的专用集成电路ASIC化的硬核；

其中，所述ASIC化的硬核包括：高速交换互联单元、以及与所述高速交换互联单元相连接的站点A和站点B；

所述站点A用于与所述功能模块A相连接，将所述功能模块A发送至所述功能模块B的数据发送至所述高速交换互联单元；

所述站点B用于与所述功能模块B相连接，从所述高速交换互联单元接收所述功能模块A发送至所述功能模块B的数据，并将该数据发送至所述功能模块B。

2.根据权利要求1所述的FPGA，所述FPGA中功能模块的数目与所述ASIC化的硬核中站点的数目相同，所述站点A与所述功能模块A一一对应，所述站点B与所述功能模块B一一对应。

3.根据权利要求2所述的FPGA，所述站点A与所述功能模块A的时钟频率一致、数据位宽一致，以及时序一致；所述站点B与所述功能模块B的时钟频率一致、数据位宽一致，以及时序一致。

4.根据权利要求2或3所述的FPGA，所述高速交换互联单元不可编程。

5.根据权利要求1所述的FPGA，所述站点A与多个功能模块A相连接，或者，所述站点B与多个功能模块B相连接。

6.根据权利要求1至5任一项所述的FPGA，所述ASIC化的硬核的片内互联总线协议包括以下中的至少一种：AVALON、Wishbone、CoreConnect、AMBA。

7.根据权利要求6所述的FPGA，所述ASIC化的硬核以纵横式交换矩阵均匀分布在所述FPGA中。

8.根据权利要求7所述的FPGA，所述ASIC化的硬核的片内互联总线协议为AMBA，所述ASIC化的硬核采用一个AXI总线协议互联的硬核。

9.根据权利要求8所述的FPGA，所述ASIC化的硬核的片内互联总线协议为AMBA，所述ASIC化的硬核采用两个或两个以上AXI总线协议互联的硬核；

各个所述AXI总线协议互联的硬核之间通过AXI桥进行通信。

10.根据权利要求9所述的FPGA，各个所述AXI总线协议互联的硬核包括的发起方站点和被动接收方站点的数目相同，所述发起方站点和所述被动接收方站点具有相同的位宽和频率。

11.根据权利要求9所述的FPGA，各个所述AXI总线协议互联的硬核包括的发起方站点和被动接收方站点的数目不同，所述发起方站点和所述被动接收方站点具有不同的位宽和不同的频率。

12.根据权利要求9所述的FPGA，部分所述AXI总线协议互联的硬核包括发起方站点和被动接收方站点的数目相同，所述发起方站点和所述被动接收方站点具有相同的位宽和频率；其余的所述AXI总线协议互联的硬核包括发起方站点和被动接收方站点的数目不同，以及其余的所述AXI总线协议互联的硬核包括的所述发起方站点和所述被动接收方站点具有不同的位宽和不同的频率。

13.根据权利要求6所述的FPGA，所述高速交换互联单元以环路总线均匀分布在所述FPGA中。

14.根据权利要求13所述的FPGA，所述高速交换互联单元将从所述站点A接收到的数据按顺时针或逆时针方向双向传递至所述站点B，或者，所述高速交换互联单元将从所述站点A接收到的数据按顺时针和逆时针方向并发传递至所述站点B。

15.根据权利要求1至14任一项所述的FPGA，所述FPGA还包括串-并转换接口，高速接口IP核，DDR_CTRL接口。