[发明专利]存储器装置及其数据更新方法

说明书

本发明提供一种存储器装置及其数据更新方法。当自动更新字线地址与列干扰更新字线地址属于同一存储单元阵列时，更新对应自动更新字线地址的存储单元，并延迟对应列干扰更新字线地址的存储单元的更新时间。

技术领域

本发明涉及一种电子装置，尤其涉及一种存储器装置及其数据更新方法。

背景技术

动态存储器在特定的应用状况下，会发生其中特定的字线(word line)需要被重复开启很多次的情况。在这样的情况下，邻近被重复开启很多次的字线的字线上的存储单元就可能因为串音(cross talk)或耦合(coupling)效应而使所存储的数据遗失(cellleak)。这种干扰现象称为列干扰(row hammer)现象。在现有的技术中，常通过额外的更新(refresh)动作来解决上述的列干扰现象。然而，由于被选择的字线对应的存储单元的保持时间会随着被选择开启的次数增加而下降，若持续地优先对其它存储单元进行更新，将使得原本要更新的存储单元的时间被延迟，进而导致存储单元在轮到下次更新之前便遗失其所存储的数据。

发明内容

本发明提供一种存储器装置及其数据更新方法，可有效地避免存储单元遗失其所存储的数据。

本发明的存储器装置包括存储器区块以及存储器控制电路，包括。存储器区块包括第一存储单元阵列与第二存储单元阵列，其中第一存储单元阵列对应一第一地址区段。第二存储单元阵列对应一第二地址区段。存储器控制电路周期性地轮流对第一存储单元阵列与第二存储单元阵列进行存储单元数据更新，当列干扰事件发生时，存储器控制电路比较自动更新字线地址与列干扰更新字线地址，以判断自动更新字线地址与列干扰更新字线地址是否属于同一存储单元阵列，当自动更新字线地址与列干扰更新字线地址属于同一存储单元阵列时，更新对应自动更新字线地址的存储单元，并延迟对应列干扰更新字线地址的存储单元的更新时间。

在本发明的一实施例中，上述的第一存储单元阵列的字线地址的最高比特的比特值不同于第二存储单元阵列的字线地址的最高比特的比特值，存储器控制电路依据自动更新字线地址与列干扰更新字线地址的最高比特的比特值判断自动更新字线地址与列干扰更新字线地址是否属于同一存储单元阵列。

在本发明的一实施例中，上述的存储器控制电路于存储器区块的下一个数据更新周期更新被延迟更新的列干扰更新字线地址所对应的存储单元。

在本发明的一实施例中，其中当自动更新字线地址与列干扰更新字线地址不属于同一存储单元阵列时，存储器控制电路同时更新对应自动更新字线地址的存储单元以及对应列干扰更新字线地址的存储单元。

在本发明的一实施例中，上述的存储器控制电路包括自动更新字线地址暂存器、列干扰更新字线地址暂存器、比较电路、第一多工电路、第二多工电路、第一解码器以及第二解码器。自动更新字线地址暂存器存储自动更新字线地址。列干扰更新字线地址暂存器存储列干扰更新字线地址。比较电路耦接自动更新字线地址暂存器与列干扰更新字线地址暂存器，比较自动更新字线地址与列干扰更新字线地址，以判断自动更新字线地址与列干扰更新字线地址是否属于同一存储单元阵列。第一多工电路，耦接第一存储单元阵列、自动更新字线地址暂存器与列干扰更新字线地址暂存器，依据自动更新字线地址与列干扰更新字线地址输出进行存储单元数据更新的字线地址。第二多工电路耦接第二存储单元阵列、自动更新字线地址暂存器与列干扰更新字线地址暂存器，依据自动更新字线地址与列干扰更新字线地址输出进行存储单元数据更新的字线地址。第一解码器耦接第一多工电路，解码第一多工电路输出的字线地址以选择进行存储单元数据更新的字线。第二解码器耦接第二多工电路，解码第二多工电路输出的字线地址以选择进行存储单元数据更新的字线。