[发明专利]一种外延前硼注入复合双层外延的n-MOSFET制备方法

说明书

本发明一种外延前硼注入复合双层外延的n‑MOSFET制备方法，在结衬底材料选定后、外延工艺实施前，先进行与p型岛光刻与硼注入，之后进行缓冲层外延和耐压层外延；后继工艺与常规功率MOSFET制备相同；p型岛注入窗口尺寸及硼注入剂量严格控制，保证器件导通态时处于单极模式情况下；同时在器件处于阻断态时，p型岛对缓冲层‑衬底高低结附近电场有调节作用，改善高低结附近电场分布，提高器件单粒子烧毁阈值。

技术领域

本发明属于功率半导体器件制备技术，具体说是一种外延前硼注入复合双层外延的n-MOSFET制备方法，通过该技术制备的器件，在受高能带电粒子辐照时具有一定抗烧毁能力，适用于具有单粒子辐照的空间工作环境。

背景技术

功率MOSFET因其开关速度快、驱动电路简单等优越性能，广泛应用于各类电子设备，进行诸如整流、逆变、升压、降压、变频等电能转化与处理。同时，凭借器件的优异性能和成熟的技术优势，硅基功率MOSFET也被认为是太空电子系统应用领域最令人满意的器件之一，在各类航空航天电子设备中大量使用。但是空间环境存在大量宇宙射线和高能带电粒子，太空应用的功率MOSFET器件存在一定几率与高能粒子发生碰撞。若碰撞瞬态，功率MOSFET处于阻断态，则可能诱发单粒子烧毁效应，导致功率MOSFET器件失效，进而影响整个航天电子设备的正常工作。因此，对于航天应用，功率MOSFET器件抗单粒子烧毁的能力既是评估器件坚固性的重要指标，也是器件设计者必须面对和重点关注的问题。

目前，有关功率MOSFET单粒子烧毁机理，已经达成比较普遍的共识，依托器件内在工作机理，器件研发与制造者，提出各种降低寄生BJT增益的方法，包括：降低源区尺寸和源区掺杂浓度、提高p+体区掺杂浓度和厚度、采用缓冲层结构等。

缓冲层结构，通过借助大电流下耗尽层向缓冲层扩展时，高低结处电荷分布干预，改善和提高功率MOSFET大电流下二次击穿电场。因此改善电场分布是本质。为此提出具有p型岛缓冲层结构的MOSFET。本发明将为这种结构提供制备技术方案。

发明内容

本发明的目的在于，提供一种外延前硼注入复合双层外延的n-MOSFET制备方法，可以获得具有p型岛复合缓冲层结构的MOSFET器件，所述p型岛位置、大小、掺杂浓度合理可控。

为实现上述目的，本发明采用如下的技术方案：

一种外延前硼注入复合双层外延的n-MOSFET制备方法，包括以下步骤：

A)选择衬底：衬底为(100)晶向的重掺杂n⁺⁺型硅衬底，衬底掺杂杂质为砷或者磷；

B)p型岛光刻：在重掺杂n⁺⁺型衬底层上先进行岛注入光刻，光刻窗口为条形或方形，窗口宽度为0.5微米到2微米；

C)p型岛硼带胶注入：带胶进行p型岛硼注入，硼注入的剂量为1×10¹³cm^-2到1×10¹⁴cm^-2之间，注入能量在50keV到180keV之间；注入完成时，p型岛初始位置位于在n⁺⁺衬底；

D)芯片清洗，n⁺型缓冲层外延：缓冲层浓度在3×10¹⁵cm^-3到5×10¹⁶cm^-3之间，缓冲层厚度在10-20微米之间。

E)漂移区外延：外延浓度与厚度由器件耐压决定；

F)之后表面MOS结构、背面减薄及电极制备工艺与按常规MOSFET工艺流程进行，最终p型岛最终位置位于缓冲层。