[发明专利]一种测试码生成电路

权利要求书

1.一种测试码生成电路，用于SOC芯片测试，其特征在于，包括：N位计数器、M位移位寄存器、测试模式锁定单元、密钥判断锁定单元和输出选择单元；其中，进入测试的辅助信号包括复位信号、第一引脚信号、第二引脚信号、第三引脚信号和加电复位信号，测试码最高位或复位信号作为测试码的输出条件；

所述复位信号在低电平时有效，所述第一引脚信号用于屏蔽复位信号，所述第二引脚信号用于生成测试码的数据输入，所述第三引脚信号用于生成测试码的时钟输入，所述加电复位信号用于芯片内部的加电复位；

如果测试码最高位为0，且第一引脚信号为0，则输出测试码的复位值Reset Value；在设置测试码最高位为1时，芯片进入相应的测试模式，此时芯片外部系统复位信号为0或1；芯片外部系统复位信号为0时，在芯片系统复位状态下，测试功能模块；芯片外部系统复位信号为1时，在芯片系统正常工作状态下，测试功能模块；

所述N位计数器用于统计输入的数据个数，时钟为所述第三引脚信号输入，所述复位信号为低电平复位，由所述复位信号和所述第一引脚信号与所述加电复位信号组合而成；所述复位信号释放后，从零开始计数，当计数到最大值时，复位为零；

所述M位移位寄存器用于生成密钥与测试码，时钟为所述第三引脚信号输入，所述复位信号为低电平复位，由所述第一引脚信号、所述第二引脚信号、所述第三引脚信号与加电复位信号组合而成；所述复位信号释放后，从打入时钟开始移位，先从高位移位，首先移位M次，移入M位的密钥，然后再移入M位的测试码；

所述密钥判断锁定单元用于判断所述M位移位寄存器的值是否与密钥匹配，包括比较判断模块和锁定模块；当所述M位移位寄存器的值与密钥匹配时，产生判断比较脉冲，当检测到该脉冲信号时，产生TM_KeyMatch_Flag信号，该标志将一直被锁存，直到芯片系统复位；

所述测试模式锁定单元用于锁定测试码，包括比较判断单元和锁存单元；当所述N位计数器计数到M时，且TM_KeyMatch_Flag为1，产生判断比较脉冲，当检测到该脉冲信号时，产生TM_Lock_Flag信号，该标志将一直被锁存，直到芯片系统复位；

所述输出选择单元用于控制输出测试模式，当满足输出测试模式条件时，输出测试码，芯片系统进入相应的测试模式。