[发明专利]半导体存储器件及半导体存储器制造装置有效
申请号: | 201810348587.3 | 申请日: | 2018-04-18 |
公开(公告)号: | CN109390369B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 金哉勋 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H10B61/00 | 分类号: | H10B61/00;H10N50/80;H10N50/10;H10N50/01 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 存储器 制造 装置 | ||
1.一种半导体存储器件,包括:
第一存储器件,其包括具有多个沉积层的第一磁阻单元;以及
第二存储器件,其包括具有多个沉积层的第二磁阻单元,
其中所述第二磁阻单元的所述多个沉积层的每个对应于所述第一磁阻单元的所述多个沉积层中的一个,以及
其中所述第二磁阻单元的所述多个沉积层中的一个具有基本上均匀的厚度并且比所述第一磁阻单元的所述多个沉积层中的对应沉积层更薄,所述第一磁阻单元的所述多个沉积层中的所述对应沉积层具有基本上均匀的厚度。
2.根据权利要求1所述的半导体存储器件,还包括:
设置在衬底上的下绝缘层;
垂直地穿过所述下绝缘层以与所述衬底的上表面接触的第一下接触插塞和第二下接触插塞,
其中所述第一存储器件电连接到所述第一下接触插塞,以及
其中所述第二存储器件电连接到所述第二下接触插塞;
上绝缘层,其设置在所述下绝缘层上以覆盖所述第一存储器件和所述第二存储器件;
上接触插塞,其垂直地穿过所述上绝缘层以电连接到所述第一存储器件或所述第二存储器件;以及
开关器件,其电连接到所述第一下接触插塞。
3.根据权利要求1所述的半导体存储器件,其中:
所述第一磁阻单元的所述多个沉积层包括一个堆叠在另一个上的第一固定层、第一隧道势垒层、第一自由层和第一盖层;以及
所述第二磁阻单元的所述多个沉积层包括一个堆叠在另一个上的第二固定层、第二隧道势垒层、第二自由层和第二盖层。
4.根据权利要求3所述的半导体存储器件,
其中所述第二磁阻单元的所述多个沉积层中的所述一个是所述第二盖层,所述第一磁阻单元的所述多个沉积层中的所述对应沉积层是所述第一盖层。
5.根据权利要求3所述的半导体存储器件,
其中所述第一盖层具有0.7nm与1.5nm之间的厚度,所述第二盖层具有0.1nm与0.7nm之间的厚度。
6.根据权利要求3所述的半导体存储器件,
其中所述第二磁阻单元的所述多个沉积层中的所述一个和所述第一磁阻单元的所述多个沉积层中的所述对应沉积层通过一个工艺同时形成。
7.根据权利要求3所述的半导体存储器件,
其中所述第一盖层和所述第二盖层通过一个工艺同时形成。
8.根据权利要求1所述的半导体存储器件,其中:
所述第一磁阻单元包括一个堆叠在另一个上的第一盖层、第一自由层、第一隧道势垒层和第一固定层;
所述第二磁阻单元包括一个堆叠在另一个上的第二盖层、第二自由层、第二隧道势垒层和第二固定层;以及
所述第二磁阻单元的所述多个沉积层中的所述一个是所述第二盖层,所述第一磁阻单元的所述多个沉积层中的所述对应沉积层是所述第一盖层。
9.一种半导体存储器件,包括:
第一存储器件,其位于第一存储区域中并且包括具有多个沉积层的第一磁阻单元;以及
第二存储器件,其位于第二存储区域中并且包括具有多个沉积层的第二磁阻单元,
其中所述第一存储器件具有比所述第二存储器件更高的操作速度和更低的保持特性,
其中所述第二磁阻单元的所述多个沉积层的每个对应于所述第一磁阻单元的所述多个沉积层中的一个,以及
其中所述第二磁阻单元的所述多个沉积层中的一个具有基本上均匀的厚度并且比所述第一磁阻单元的所述多个沉积层中的对应沉积层更薄,所述第一磁阻单元的所述多个沉积层中的所述对应沉积层具有基本上均匀的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810348587.3/1.html,转载请声明来源钻瓜专利网。