[发明专利]视频接口转换装置与其操作方法

说明书

一种视频接口转换装置，包括视频接口电路、视频时钟调整信息产生电路以及视频时钟恢复电路。视频接口电路可以依据控制信号产生至少一原始同步信号，以及依据视频同步信号从数据信号取出视频数据。视频时钟调整信息产生电路可以依据原始同步信号与视频时钟来产生视频时钟调整信息与视频同步信号。视频时钟恢复电路接收原始时钟与视频时钟调整信息。视频时钟恢复电路可以藉由依据视频时钟调整信息调整原始时钟来恢复视频时钟。

技术领域

本发明涉及一种视频装置，且特别涉及一种视频接口转换装置与其操作方法。

背景技术

当两电子装置具有不同视频接口规格时，其中一个电子装置会通过视频接口转换装置将视频串流传输给另一个电子装置。因为不同视频接口规格的视频同步信号定义不相同，和/或不同视频接口规格的时钟亦不相同，因此一般的视频接口转换装置通常都会在转换输出接口的视频同步信号(例如水平同步信号Hsync和/或垂直同步信号Vsync)发生余数问题。

余数问题是指在同一个视频帧(frame)内，最后一条线(line)的水平同步信号Hsync的周期(period)长度不同于其他线的水平同步信号Hsync的周期(period)长度。以显示端口(DisplayPort，以下称为DP)接口作为视频接口转换装置的视频输入接口为说明范例，余数问题的原因是，DP接口的特性是视频同步信号(例如Hsync和/或Vsync)采用分组(packet)的方式定义。依照DP规格，DP接口的视频同步信号被定义在主串流属性(MainStream Attribute,MSA)分组内，且是定义在其中的“LS_CLK”单位中。视频接口转换装置的视频输出接口若为其他的视频接口(比如HDMI、Vx1或VGA)，则所述其他视频接口可能将视频同步信号定义在“Video Clock”单位。无论如何，“LS_CLK”和“Video Clock”是两个不同步的时钟。因为“LS_CLK”和“Video Clock”是两个不同步的时钟，视频同步信号由“LS_CLK”转到“Video CLK”会有不同步的误差。一旦这误差随时间累积到一个程度，会造成视频数据错误。

发明内容

本发明提供一种视频接口转换装置与其操作方法，其可以减少在不同视频接口之间进行转换的过程中所发生的余数问题。

本发明的实施例提供一种视频接口转换装置。所述视频接口转换装置包括第一视频接口物理层电路、第一视频接口链路层电路、视频时钟调整信息产生电路、视频时钟恢复电路以及第二视频接口链路层电路。第一视频接口物理层电路用于取出原始数据与原始时钟。第一视频接口链路层电路耦接至第一视频接口物理层电路，以接收原始数据与原始时钟。第一视频接口链路层电路可以依据原始时钟对原始数据进行第一视频接口链路层处理，以获得数据信号与控制信号。第一视频接口链路层电路依据控制信号产生至少一原始同步信号，以及依据视频同步信号从该数据信号取出视频数据。视频时钟调整信息产生电路依据原始同步信号与视频时钟来产生视频时钟调整信息与视频同步信号。视频时钟恢复电路耦接至第一视频接口物理层电路，以接收原始时钟。视频时钟恢复电路可以藉由依据视频时钟调整信息调整原始时钟来恢复视频时钟。第二视频接口链路层电路耦接至第一视频接口链路层电路，以接收视频数据与视频同步信号。第二视频接口链路层电路耦接至视频时钟恢复电路，以接收视频时钟。第二视频接口链路层电路可以依据视频时钟与视频同步信号对视频数据进行第二视频接口链路层处理。

本发明的实施例还提供一种视频接口转换装置。所述视频接口转换装置包括视频接口电路、视频时钟调整信息产生电路以及视频时钟恢复电路。视频接口电路可以依据控制信号产生至少一原始同步信号，以及依据视频同步信号从数据信号取出视频数据。视频时钟调整信息产生电路可以依据原始同步信号与视频时钟来产生视频时钟调整信息与视频同步信号。视频时钟恢复电路接收原始时钟与视频时钟调整信息。视频时钟恢复电路可以藉由依据视频时钟调整信息调整原始时钟来恢复视频时钟。