[发明专利]具有HKMG的NMOS的制造方法有效
| 申请号： | 201810330459.6 | 申请日： | 2018-04-13 |
| 公开（公告）号： | CN108573874B | 公开（公告）日： | 2020-10-02 |
| 发明（设计）人： | 王钰林;黄志森;胡展源 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201315 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 hkmg nmos 制造 方法 | ||
1.一种具有HKMG的NMOS的制造方法，其特征在于，包括如下步骤：步骤一、提供形成有NMOS的栅极结构的硅衬底并在所述栅极结构的侧面形成侧墙；所述栅极结构所覆盖的所述硅衬底的表面组成NMOS的沟道区；
所述硅衬底上还同时集成有PMOS，在步骤二至步骤七中所述PMOS区域被保护；
步骤二、对所述NMOS的栅极结构的两侧的硅进行刻蚀形成凹槽；
步骤三、在所述凹槽中形成嵌入式外延层的缓冲层；所述嵌入式外延层的缓冲层以及后续形成的主体层和盖帽层的材料都为SiP；
步骤四、进行带倾角的第一次离子注入，所述第一次离子注入的注入杂质为碳和氮；带倾角的第一次离子注入能将碳和氮从凹槽侧面注入到沟道区中，从而能改善NMOS的短沟道效应；
步骤五、在形成有所述缓冲层的所述凹槽中填充所述嵌入式外延层的主体层；
步骤六、在所述主体层的表面形成所述嵌入式外延层的盖帽层；
步骤七、进行第二次离子注入在所述NMOS的栅极结构的两侧注入N型杂质并形成所述NMOS的源区和漏区。
2.如权利要求1所述的具有HKMG的NMOS的制造方法，其特征在于：步骤一中的所述栅极结构包括第一栅介质层和多晶硅伪栅，所述栅极结构在步骤七形成所述NMOS的源区和漏区之后去除，之后再在所述栅极结构去除的区域形成HKMG。
3.如权利要求1所述的具有HKMG的NMOS的制造方法，其特征在于：步骤一中所述侧墙为氮化硅侧墙。
4.如权利要求3所述的具有HKMG的NMOS的制造方法，其特征在于：步骤二中刻蚀形成的所述凹槽的两侧面都呈“∑”形。
5.如权利要求4所述的具有HKMG的NMOS的制造方法，其特征在于：在所述氮化硅侧墙形成之后所述凹槽刻蚀之前进行显影后CD测量。
6.如权利要求4所述的具有HKMG的NMOS的制造方法，其特征在于：在所述凹槽刻蚀之后进行刻蚀后CD测量。
7.如权利要求1所述的具有HKMG的NMOS的制造方法，其特征在于：所述嵌入式外延层的缓冲层、主体层和盖帽层都采用选择性外延工艺形成。
8.如权利要求1所述的具有HKMG的NMOS的制造方法，其特征在于：所述缓冲层的P浓度低于所述主体层的P浓度，所述盖帽层的P浓度低于所述主体层的P浓度。
9.如权利要求1所述的具有HKMG的NMOS的制造方法，其特征在于：所述NMOS的沟道区的长度为28nm以下。
10.如权利要求1所述的具有HKMG的NMOS的制造方法，其特征在于：步骤六中所述盖帽层突出于所述凹槽的顶部并高于所述硅衬底的表面位置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810330459.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：双面载放零件的电子芯片模块
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
