[发明专利]制造半导体存储器装置的方法

说明书

本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。

相关申请的交叉引用

本专利申请要求2017年4月13日提交的第10-2017-0048085号以及2017年5月4日提交的第10-2017-0056869号韩国专利申请的优先权，所述韩国专利申请其全部内容以引用的方式并入本文。

技术领域

本发明概念涉及制造半导体存储器装置的方法。

背景技术

半导体装置由于其小尺寸、多功能和/或低制造成本而可以被认为是电子行业中的重要因素。半导体装置正与电子行业的显著发展高度集成。为了半导体装置的高度集成，半导体装置的图案的线宽度(line width)正在减小。然而，为了图案的精细度，需要新的曝光(exposure)技术和/或昂贵的曝光技术，使得高度集成半导体装置是困难的。因此，最近已经进行新集成技术的各种研究。

发明内容

本发明概念的实例实施例提供一种制造半导体存储器装置的方法，所述方法能够限制和/或防止欧姆层不完美地形成。

根据本发明概念的实例实施例，一种制造半导体存储器装置的方法可包含：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面，所述接触塞包含暴露于所述顶部表面上的空隙；移除所述第一间隔物的上部部分；形成阻挡所述空隙的入口的第一牺牲层；形成覆盖所述位线封盖图案的所述侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；以及移除所述第一牺牲层。

根据本发明概念的实例实施例，一种制造半导体存储器装置的方法可包含：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物，所述第一间隔物包含第一子间隔物和第二子间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面；移除所述第一间隔物的上部部分；移除所述接触塞的上部部分以暴露所述第二子间隔物的侧壁；移除所述第二子间隔物的暴露上部部分以暴露所述第一子间隔物的侧壁；形成覆盖所述位线封盖图案的所述侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；以及形成覆盖所述第一子间隔物的所述侧壁的第三间隔物。

根据本发明概念的实例实施例，一种制造半导体存储器装置的方法可包含：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面；移除所述第一间隔物的上部部分；移除所述接触塞的上部部分以暴露所述第一间隔物的所述侧壁的上部部分；形成覆盖所述位线封盖图案的所述侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；形成覆盖至少所述第一间隔物的所述侧壁的所述上部部分的保护层；以及执行清洁工艺。

附图说明

图1A到5A以及7A是说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的平面视图。

图1B到5B以及7B是分别沿着图1A到5A以及7A的线A-A'截取的横截面视图。

图1C到5C以及7C是分别沿着图1A到5A以及7A的线B-B'截取的横截面视图。