[发明专利]一种基于时间放大器的两步式时间数字转换器

说明书

本发明提供了一种基于时间放大器的两步式时间数字转换器，包括：第一级Coarse TDC模块、延时单元、多路选择器Mux、一个时间放大器、第二级Fine TDC模块；其中，第一级Coarse TDC模块对start信号和stop信号两路输入信号进行粗量化；延时单元用于对start[i]信号和stop信号进行延时，消除多路选择器Mux输出信号和实际信号之间的时间误差t；延时单元的输出端连接至多路选择器Mux；多路选择器Mux的输出端连接至时间放大器；时间放大器的输出端连接至第二级Fine TDC模块，对经过时间放大器的信号进行细量化。本发明极大地减小了电路的复杂程度，并且降低了功耗。

技术领域

本发明属于频率合成的全数字锁相环技术领域，尤其涉及一种基于时间放大器的两步式时间数字转换器。

背景技术

TDC(时间数字转换器)要完成的功能是，用一个特定的时间精度来对两路输入信号的上升沿时间间隔进行量化。如图1所示，对两路输入信号上升沿时间间隔T进行量化，两条竖直虚线之间的时间间隔为TLSB，代表量化精度也称为分辨率，TLSB越小说明分辨率越高。TDC的设计中，分辨率是最为重要的一个设计指标，很多新型结构都是为了以提高分辨率为目的而设计出来。

实现TDC的基本方法为利用门延时的方法来对时间间隔进行量化，量化精度即为单个逻辑门的延时时间。如图2所示，两路输入信号中的start信号进入一条延时链中，延时单元是由两个反相器级联形成的缓冲器构成。缓冲器b1输入为start信号，输出连接到缓冲器b2，以此类推。经过各级延时的start信号与stop信号进行相位比较，相位比较器通常由D触发器实现，当start信号领先于stop信号时D触发器输出为1，当start信号落后于stop信号时D触发器输出变为0。D触发器D0输入端接start信号，时钟端接stop信号，D1时钟端同样接stop信号，输入端接start[1]信号。D触发器输出从1变为0的位置就是start信号相位由领先变为落后的位置，D触发器的输出字码1111…000…称为温度计编码，输入到译码器Encoder中，通过译码器转换为二进制编码后，即可得到输入信号的时间间隔值。

这种结构受限于制作工艺所决定的反相器或缓冲器的延时，使得整个TDC分辨率无法达到低于门延时的水平。为了实现亚门延时级别的分辨率，可以通过基于时间放大器的两步式TDC实现。第一级CTDC(粗量TDC)与第二级FTDC(细量TDC)的分辨率相同，时间放大器的作用是将第一级CTDC的量化余量进行放大，再送入第二级FTDC中进行第二次量化，这样最终TDC的分辨率即为τ＝t/A，其中t为CTDC和FTDC的分辨率，A为时间放大器TA增益。

如图3为基于时间放大器的两步式TDC的电路原理图。Start信号输入c1和D0，之后的start[i-1]信号输入ci同时输入Di-1，每一路start信号还要作为相同编号时间放大器TA的输入，TA的另一个输入为stop信号，D触发器的各个输出Q0、Q1…Qi连接至译码器生成高位有效位，同时作为多路选择器Mux的判决信号输入Transition detector(判决器)，多路选择器的输入为各个时间放大器的输出，输出连接至FTDC，经FTDC第二级量化后结果进入译码器生成低位有效位。

传统基于时间放大器的两步式TDC有一个显著的问题在于，他需要将时间余量进行放大后经过多路选择器选通之后送入第二级FTDC进一步量化，这其中需要使用一系列的时间放大器将CTDC中每一级延时过后的时间余量进行放大。因此如果TDC需要扩大动态范围或者为提高分辨率而增加最终输出字码位数，都需要增加时间放大器的使用个数。而时间放大器的大量使用无论对于电路复杂度而言还是功耗而言都会造成性能的很大损失。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种基于时间放大器的两步式时间数字转换器。