[发明专利]一种多通道数字TR组件有效
申请号: | 201810314258.7 | 申请日: | 2018-04-09 |
公开(公告)号: | CN108631809B | 公开(公告)日: | 2021-08-20 |
发明(设计)人: | 任崇武;余华章 | 申请(专利权)人: | 成都泰格微电子研究所有限责任公司 |
主分类号: | H04B1/40 | 分类号: | H04B1/40 |
代理公司: | 成都巾帼知识产权代理有限公司 51260 | 代理人: | 潘文林 |
地址: | 610000 四*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 通道 数字 tr 组件 | ||
本发明公开了一种多通道数字TR组件,它包括FPGA芯片、系统时钟网络、ADC芯片、DAC数模转换芯片、增益控制器、接收接口和发射接口,所述的接收接口接收中频信号并传输到ADC芯片转换为数字信号并传输到FPGA芯片,FPGA芯片完成8路接收信号的数字下变频处理,最后发出处理后的信号;同时,FPGA芯片接收数字波束合成信号,完成8路发射信号综合处理后,将数字信号送入2片DAC数模转换芯片完成DUC上变频和DAC数模转换,数模转换后的模拟信号经增益控制器控制后输出中频模拟信号到发射接口。该系统单个TR组件支持8个接收通道和8个发射通道。
技术领域
本发明涉及数字信号处理领域,特别是一种多通道数字TR组件。
背景技术
在通信、雷达和空间探测等领域,相控阵天线的应用已经越来越广泛。作为相控阵天线的核心部件TR也是在不断的更新换代当中,逐步趋向于小型化,集成化。
传统的TR组件主要有以下几个方面的制约因素:无频率变换,无信号产生,无频率源,系统设计比较单一。然而数字TR组件可以很好地解决这些问题,同时可以大幅度减小TR组件的体积,实现系统的集成化。
传统的TR组件在射频频段通过移相器和衰减器来实现对信号的幅度和相位加权,这种方式主要有以下制约因素:射频移相器位数不能做的很高,波束跃度比较大;模拟器件重复性不高,不便于维护和集成;相控阵对TR组件一致性有较高要求,而射频器件由于生产可控性差,因此带来生产调试时间成本高,量产化难度大。然而数字TR组件可以很好地解决这些问题,同时可以大幅度减小TR组件的体积,实现系统的集成化。
发明内容
本发明的目的在于克服现有技术的不足,提供一种多通道数字TR组件,该组件利用FPGA实现数字上下变频和群延时均衡的功能,采用数字信号处理,在前端采用ADC芯片将模拟信号转换为数字信号进行处理,就可以在一片FPGA芯片中实现发射和接收通道的所有功能。单个FPGA芯片集成了信号处理所有功能,不仅体积非常小,而且采用低电压供电技术,系统的功耗和发热量都成倍减小,可以实现集成化、小型化设计。采用数字信号处理,只有0和1两个状态,不存在中间值,不会受到温度和外部模拟信号的干扰,可到性非常高。在实现正交信号处理时,利用数字信号产生器产生数字化正交信号,sin和cos信号实现90度相位差,误差在2%以内。
本发明的目的是通过以下技术方案来实现的:一种多通道数字TR组件,它包括FPGA芯片、系统时钟网络、ADC芯片、DAC数模转换芯片、增益控制器、接收接口和发射接口,所述的接收接口接收中频信号并传输到ADC芯片转换为数字信号并传输到FPGA芯片,FPGA芯片完成8路接收信号的数字下变频处理,最后发出处理后的信号;同时,FPGA芯片接收数字波束合成信号,完成8路发射信号综合处理后,将数字信号送入2片DAC数模转换芯片完成DUC上变频和DAC数模转换,数模转换后的模拟信号经增益控制器控制后输出中频模拟信号到发射接口。
该TR组件还包括温度采集模块,温度采集模块采集组件系统温度并传输到FPGA芯片。
所述的系统时钟网络的本振源采用集成PLL芯片,参考频率240MHz,鉴相频率20MHz,采用整数分频模式功分为四路信号传输到收发本振、锁相环和ADC芯片,提供ADC芯片的采样时钟,收发本振各自功分4路为每个支路混频器提供本振激励信号,锁相环提供DAC数模转换芯片的参考时钟。
所述的FPGA芯片完成接收通道的信号处理和发射通道的信号处理。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都泰格微电子研究所有限责任公司,未经成都泰格微电子研究所有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810314258.7/2.html,转载请声明来源钻瓜专利网。