[发明专利]铸件充型和凝固过程中温度的分析系统及方法

权利要求书

1.一种铸件充型和凝固过程中温度的分析系统，其特征在于，包括：

采集单元，用以采集目标对象所有测试点的温度信号；

补偿单元，用以对所述温度信号进行补偿；

调理单元，分别连接所述采集单元和所述补偿单元，用以分别对每个测试点的温度信号进行处理；

处理单元，连接所述调理单元，用以依据补偿信号对经处理后的温度信号进行数据分析，以生成所述目标对象的温度特性曲线。

2.根据权利要求1所述的铸件充型和凝固过程中温度的分析系统，其特征在于，所述采集单元包括多个热电偶，每个热电偶对应一测试点，所述热电偶用以采集相应的测试点的温度信号。

3.根据权利要求2所述的铸件充型和凝固过程中温度的分析系统，其特征在于，所述调理单元包括多个输入端口，所述输入端口与所述热电偶一一对应，所述输入端口与相应的所述热电偶连接；

所述调理单元用以分别对每个所述热电偶采集的温度信号进行放大和滤波处理。

4.根据权利要求3所述的铸件充型和凝固过程中温度的分析系统，其特征在于，还包括：带有屏蔽层的数据线；

所述热电偶通过所述数据线与相应的所述输入端口连接。

5.根据权利要求1所述的铸件充型和凝固过程中温度的分析系统，其特征在于，所述补偿单元用以接收外部温度传感器发送的温度数据信号，将所述温度数据信号进行比较计算以获取补偿信号。

6.根据权利要求1所述的铸件充型和凝固过程中温度的分析系统，其特征在于，所述处理单元用以对所述温度信号进行数字滤波，冷却速率计算，微分处理、分析充型过程以及计算温度数据的平均值，通过最小二乘拟合热电偶热电势温度特性曲线。

7.根据权利要求1所述的铸件充型和凝固过程中温度的分析系统，其特征在于，所述调理单元由第一芯片U1至第六芯片U6，第一电阻R1至第三十七电阻R37和第一电容C1至第十九电容C19组成；

第一电容C1的一端同时与第二电阻R2的一端、第二电容C2的一端和第一芯片U1的管脚OUT相连，第一电容C1的另一端与第一电阻R1的一端相连；

第一电阻R1的另一端同时与第三电阻R3的一端、第三电容C3的一端、第二芯片U2的管脚GND、第三芯片U3的管脚GND、第四芯片U4的管脚GND、第五芯片U5的管脚GND、第四芯片U4的管脚OUT、第五芯片U5的管脚OUT、第六芯片U6的管脚GND和电源地相连；

第二电阻R2的另一端同时与第二电容C2的另一端、第三电阻R3的另一端、第一芯片U1的管脚IN-相连；

第三电容C3的另一端同时与第四电阻R4的一端和第一芯片U1的管脚IN+相连；

第四电阻R4的另一端同时与第二芯片U2的管脚OUT和第三芯片U3的管脚OUT相连；

第五电阻R5的两端分别与第一芯片U1的管脚N1和第一芯片U1的管脚N2相连；第五电阻R5的滑动端同时与第一芯片U1的管脚VC+、第二芯片U2的管脚Vdd、第三芯片U3的管脚Vdd、第四芯片U4的管脚Vdd、第五芯片U5的管脚Vdd和+15V电源相连；

第一芯片U1的管脚VC-同时与第二芯片U2的管脚Vss、第三芯片U3的管脚Vss、第四芯片U4的管脚Vss、第五芯片U5的管脚Vss和-15V电源相连；

第六电阻R6的一端同时与第四电容C4的一端和第三芯片U3的管脚S1相连，第四电容C4的另一端同时与第七电阻R7的一端和第五芯片U5的管脚S1相连；

第八电阻R8的一端同时与第三芯片U3的管脚S2和第五电容C5的一端相连；第五电容C5的另一端同时与第九电阻R9的一端和第五芯片U5的管脚S2相连；

第十电阻R10的一端同时与第三芯片U3的管脚S3和第六电容C6的一端相连；第六电容C6的另一端同时与第十一电阻R11的一端和第五芯片U5的管脚S3相连；

第十二电阻R12的一端同时与第三芯片U3的管脚S4和第七电容C7的一端相连；第七电容C7的另一端同时与第十三电阻R13的一端和第五芯片U5的管脚S4相连；

第十四电阻R14的一端同时与第三芯片U3的管脚S5和第八电容C8的一端相连；第八电容C8的另一端同时与第十五电阻R15的一端和第五芯片U5的管脚S5相连；

第十六电阻R16的一端同时与第三芯片U3的管脚S6和第九电容C9的一端相连；第九电容C9的另一端同时与第十七电阻R17的一端和第五芯片U5的管脚S6相连；

第十八电阻R18的一端同时与第三芯片U3的管脚S7和第十电容C10的一端相连；第十电容C10的另一端同时与第十九电阻R19的一端和第五芯片U5的管脚S7相连；

第二十电阻R20的一端同时与第三芯片U3的管脚S8和第十一电容C11的一端相连；第十一电容C11的另一端同时与第二十一电阻R21的一端和第五芯片U5的管脚S8相连；

第二十二电阻R22的一端同时与第二芯片U2的管脚S1和第十二电容C12的一端相连；第十二电容C12的另一端同时与第二十三电阻R23的一端和第四芯片U4的管脚S1相连；

第二十四电阻R24的一端同时与第二芯片U2的管脚S2和第十三电容C13的一端相连；第十三电容C13的另一端同时与第二十五电阻R25的一端和第四芯片U4的管脚S2相连；

第二十六电阻R26的一端同时与第二芯片U2的管脚S3和第十四电容C14的一端相连；第十四电容C14的另一端同时与第二十七电阻R27的一端和第四芯片U4的管脚S3相连；

第二十八电阻R28的一端同时与第二芯片U2的管脚S4和第十五电容C15的一端相连；第十五电容C15的另一端同时与第二十九电阻R29的一端和第四芯片U4的管脚S4相连；

第三十电阻R30的一端同时与第二芯片U2的管脚S5和第十六电容C16的一端相连；第十六电容C16的另一端同时与第三十一电阻R31的一端和第四芯片U4的管脚S5相连；

第三十二电阻R32的一端同时与第二芯片U2的管脚S6和第十七电容C17的一端相连；第十七电容C17的另一端同时与第三十三电阻R33的一端和第四芯片U4的管脚S6相连；

第三十四电阻R34的一端同时与第二芯片U2的管脚S7和第十八电容C18的一端相连；第十八电容C18的另一端同时与第三十五电阻R35的一端和第四芯片U4的管脚S7相连；

第三十六电阻R36的一端同时与第二芯片U2的管脚S8和第十九电容C19的一端相连；第十九电容C19的另一端同时与第三十七电阻R37的一端和第四芯片U4的管脚S8相连；

第二芯片U2的管脚A0同时与第三芯片U3的管脚A0、第四芯片U4的管脚A0和第五芯片U5的管脚A0相连；

第二芯片U2的管脚A1同时与第三芯片U3的管脚A1、第四芯片U4的管脚A1和第五芯片U5的管脚A1相连；

第二芯片U2的管脚A2同时与第三芯片U3的管脚A2、第四芯片U4的管脚A2和第五芯片U5的管脚A2相连；

第二芯片U2的管脚EN同时与第四芯片U4的管脚EN和第六芯片U6的管脚1Y相连；

第三芯片U3的管脚EN同时与第五芯片U5的管脚EN和第六芯片U6的管脚1A相连；

第六芯片U6的管脚VC与+5V电源相连；

第六电阻R6的另一端至第三十七电阻R37的另一端即为所述每个调理单元设置有多组数据信号输入端。