[发明专利]半导体器件

说明书

一种半导体器件包括鳍型有源图案中的源/漏区、与源/漏区相邻的栅结构以及源/漏区和栅结构上的绝缘层。共享接触插塞穿透绝缘层，并且包括连接到源/漏区的第一下部、连接到栅结构的第二下部以及连接到第一下部和第二下部的上表面的上部。插塞间隔物膜位于第一下部和第二下部中的至少一个与绝缘层之间，并且包括与绝缘层的材料不同的材料。

相关申请的交叉引用

2017年4月3日提交的题为“半导体器件”的韩国专利申请No.10-2017-0042970的全部内容通过引用合并于此。

技术领域

本文描述的一个或多个实施例涉及半导体器件。

背景技术

努力制造更小、更高性能的电子器件一直是系统设计者的目标。实现这一目标的一种方法涉及在器件(例如，晶体管、逻辑电路、存储器等)之间使用共享(或集成)接触。例如，在静态随机存取存储器(SRAM)的情况下，共享接触可用于将SRAM单元的互补金属氧化物半导体(CMOS)中的栅电极连接到源/漏极。使用双蚀刻工艺来形成共享接触。然而，这种工艺可能会使得双蚀刻区域中的栅结构(例如，侧壁间隔物)损坏。

发明内容

根据一个或多个实施例，一种半导体器件包括：鳍型有源图案中的源/漏区；与源/漏区相邻的栅结构；源/漏区和栅结构上的绝缘层；穿透绝缘层的共享接触插塞，所述共享接触插塞包括连接到源/漏区的第一下部、连接到栅结构的第二下部以及连接到第一下部和第二下部的上表面的上部；以及插塞间隔物膜，在第一下部和第二下部中的至少一个与绝缘层之间，所述插塞间隔物膜包括与绝缘层的材料不同的材料。

根据一个或多个其他实施例，一种半导体器件包括：衬底，包括具有第一接触区域的第一器件和具有第二接触区域的第二器件；衬底上的绝缘层，覆盖第一器件和第二器件；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一接触区域和第二接触区域且彼此间隔开的第一下部和第二下部以及连接到第一下部和第二下部的上表面的上部；插塞间隔物膜，围绕第一下部和第二下部中的至少一个的侧壁，并且由与绝缘层的材料不同的材料形成；以及导电阻挡膜，在共享接触插塞和绝缘层之间以与共享接触插塞的表面接触。

根据一个或多个实施例，一种半导体器件包括：衬底；在衬底上沿第一方向延伸的第一鳍型有源图案和第二鳍型有源图案；第一栅结构和第二栅结构，在衬底上沿与第一方向不同的第二方向延伸，所述第一栅结构和第二栅结构分别与第一鳍型有源图案和第二鳍型有源图案相交；第一鳍型有源图案中在第一栅结构的不同侧上的第一有源区域，用作第一源/漏区；第二鳍型有源图案中在第二栅结构的不同侧上的第二有源区域，用作第二源/漏区；衬底上的绝缘层，覆盖第一鳍型有源图案、第二鳍型有源图案、第一栅结构和第二栅结构；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一有源区域和第二栅结构的第一下部和第二下部以及连接第一下部和第二下部的上表面的第一上部；以及插塞间隔物膜，在第一下部和第二下部中的至少一个与绝缘层之间，并且包括相对于绝缘层具有选择性蚀刻率的材料。

根据一个或多个其他实施例，一种半导体器件包括：鳍型有源图案中的第一源/漏区和第二源/漏区；第一源/漏区与第二源/漏区之间的栅结构；绝缘层，覆盖第一源/漏区、第二源/漏区和栅结构；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一源/漏区和第二源/漏区的第一下部和第二下部、栅结构上的第三下部以及连接第一至第三下部的上表面的上部；以及插塞间隔物膜，在第一至第三下部中的至少一个与绝缘层之间，所述插塞间隔物膜包括与绝缘层的材料不同的材料。