[发明专利]针对执行块的分层通用寄存器堆（GRF）

说明书

本发明涉及针对执行块的分层通用寄存器堆（GRF）。在示例中，一种装置包括多个执行单元，以及通信地耦合至所述多个执行单元的第一通用寄存器堆（GRF），其中第一GRF由所述多个执行单元共享。还公开并要求保护其他实施例。

技术领域

本公开一般地涉及电子学的领域。更具体地，一些实施例涉及用以实现针对执行块的分层通用寄存器堆（GRF）的技术。

背景技术

随着集成电路制造技术改进，制造者能够将附加功能集成到单个硅衬底上。随着功能数量增加，单个集成电路（IC）芯片上的部件数量也增加。附加部件增加附加的信号切换，继而生成更多热量和/或消耗更多功率。附加热量可能通过例如热膨胀而损坏芯片上的部件。并且，对于此类设备，例如尤其对于依靠电池功率起作用的设备，附加功率消耗可能限制使用位置和/或使用模型。因此，高效的功率管理可能具有对电子设备的效率、寿命、以及使用模型的直接影响。

此外，当前的并行图形数据处理包括被开发成对图形数据执行诸如例如线性插值、曲面细分、光栅化、纹理映射、深度测试等的特定操作的系统和方法。传统上，图形处理器使用固定功能计算单元来处理图形数据；然而，最近，已使图形处理器的各部分变成可编程的，使得此类处理器能够支持更多种多样的操作用于处理顶点和片段数据。

为了进一步增加性能，图形处理器通常实现诸如流水线化（pipelining）之类的处理技术，所述处理技术尝试贯穿图形流水线的不同部分并行地处理尽可能多的图形数据。具有单指令多线程（SIMT）架构的并行图形处理器被设计成使图形流水线中的并行处理的量最大化。在SIMT架构中，并行线程的组尝试尽可能经常地一起同步地执行程序指令以增加处理效率。可以在Shane Cook的CUDA 编程（CUDA Programming）第3章页码37-51（2013年）和/或Nicholas Wilt的CUDA手册——对GPU编程的全面指导（CUDA Handbook, A Comprehensive Guide to GPU Programming）的章节2.6.2到3.1.2（2013年6月）中找到用于SIMT架构的软件和硬件的一般概述。

附图说明

使得可以详细地理解本发明的实施例的以上记载特征的方式，可以参考实施例来对以上简要概括的实施例进行更具体的描述，所述实施例中的一些被图示在附图中。然而，要注意，附图仅图示典型实施例，并因此不应被认为限制其范围。

图1是图示了被配置成实现本文中所描述的实施例的一个或多个方面的计算机系统的框图。

图2A-2D图示了根据实施例的并行处理器部件。

图3A-3B是根据实施例的图形多处理器的框图。

图4A-4F图示了其中多个GPU通信地耦合至多个多核处理器的示例性架构。

图5图示了根据实施例的图形处理流水线。

图6A-6B和7A-7B是根据实施例的用以实现针对执行块的分层通用寄存器堆（GRF）的架构的示意性图示。

图8图示了根据实施例的切换调节器的框图。

图9是依照一个或多个实施例的包括流式（streaming）多处理器的系统的框图。

图10图示了根据一个实施例的并行处理系统的框图。

图11是根据实施例的处理系统的框图。

图12是根据实施例的处理器的框图。

图13是根据实施例的图形处理器的框图。

图14是依照一些实施例的图形处理器的图形处理引擎的框图。