[发明专利]一种实现集成电路连线开路至短路转变的方法

说明书

本发明提供一种实现集成电路连线开路至短路转变的方法，属于集成电路技术领域，包括：步骤S1、提供一待处理集成电路，所述待处理集成电路具有处于开路状态的两个待处理金属线；步骤S2、提供一测试线，将所述测试线部分置于两个所述待处理金属线之间，且与每个所述待处理金属线之间分别具有预设间隔；步骤S3、基于所述测试线进行电迁移测试，以使所述测试线中的预设原子在预设位置堆积形成金属凸起并挤压两侧的所述待处理金属线，以使两个所述待处理金属线由开路状态转为短路状态。本发明的有益效果：可以方便的对集成电路连线进行open to short的修改，具有非破坏性，快速，经济，样品量大，利于对测试结果进行统计分析等优点。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种实现集成电路连线开路至短路转变的方法。

背景技术

在集成电路设计及可靠性评估领域，经常需要对后段连线进行开路至短路(opento short)的物理修改。例如，在集成电路设计中，需要对芯片问题处作针对性的修改及测试以快速验证设计方案；在等离子损伤(Plasma induced damage，PID)可靠性评估中，为了快速查找失效层(fail layer)，需要将原本在器件晶元(Device wafer)顶部设置的顶部金属(top metal)通过金属连接跳线(jumper metal)连接到PAD的PID测试结构，提前在M1连接到PAD上，在非全制程的晶元上进行测试。

目前主要的方法是用聚焦离子束(Focused Ion beam，FIB)沉积金属来进行电路的修改。借助FIB沉积金属来进行电路的修改，其主要缺点是破坏性，昂贵，耗时，并且样品量有限，不利于对测试结果进行统计分析。

发明内容

针对现有技术中存在的问题，本发明涉及一种实现集成电路连线开路至短路转变的方法。

本发明采用如下技术方案：

一种实现集成电路连线开路至短路转变的方法，包括：

步骤S1、提供一待处理集成电路，所述待处理集成电路具有处于开路状态的两个待处理金属线；

步骤S2、提供一测试线，将所述测试线部分置于两个所述待处理金属线之间，且与每个所述待处理金属线之间分别具有预设间隔；

步骤S3、基于所述测试线进行电迁移测试，以使所述测试线中的预设原子在预设位置堆积形成金属凸起并挤压两侧的所述待处理金属线，以使两个所述待处理金属线由开路状态转为短路状态。

优选的，两个所述待处理金属线之间平行。

优选的，所述测试线与任意一个所述待处理金属线之间相互平行。

优选的，所述测试线包括阴极部分和阳极部分。

优选的，所述步骤S2-S3中，所述测试线的阳极部分位于两个所述待处理金属线之间。

优选的，所述步骤S2-S3中，所述测试线的阳极部分宽度大小于阴极部分宽度。

优选的，所述待处理集成电路为一集成在芯片上的集成电路。

优选的，所述待处理金属线为所述芯片的外接金属引线。

优选的，所述预设原子为铜原子或铝原子。

本发明的有益效果：可以方便的对集成电路连线进行open toshort的修改，具有非破坏性，快速，经济，样品量大，利于对测试结果进行统计分析等优点。

附图说明

图1为现有技术中，等离子损伤可靠性评估测试结构的示意图；

图2为本发明的一种优选实施例中，实现集成电路连线开路至短路转变的方法的流程图；