[发明专利]移位寄存器单元、栅极驱动电路、显示面板及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入电路、第一控制电路、第二控制电路、级联信号输出电路、第一扫描输出电路、第二扫描输出电路；

所述输入电路用于在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；

所述第一控制电路用于控制所述第一节点与第二节点的信号的电平相反；

所述级联信号输出电路用于在所述第一节点的信号的控制下将第二时钟信号端的信号提供给级联信号输出端，在所述第二节点的信号的控制下将第一参考信号端的信号提供给所述级联信号输出端；

所述第一扫描输出电路用于在所述第一节点的信号的控制下将第二参考信号端的信号提供给第一扫描信号输出端，在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述第一扫描信号输出端；

所述第二控制电路用于在所述第一节点的信号的控制下将所述第一扫描信号输出端的信号提供给第三节点，在第四时钟信号端的控制下将所述第一参考信号端的信号提供给所述第三节点；

所述第二扫描输出电路用于在所述第三节点与第三时钟信号端的控制下将所述第二参考信号端的信号提供给第二扫描信号输出端，在所述第四时钟信号端的控制下将所述第一参考信号端的信号提供给所述第二扫描信号输出端。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第二控制电路包括：第一开关晶体管、第二开关晶体管以及第一电容；

所述第一开关晶体管的栅极与所述第一节点耦接，所述第一开关晶体管的第一极与所述第一扫描信号输出端耦接，所述第一开关晶体管的第二极与所述第三节点耦接；

所述第二开关晶体管的栅极与所述第四时钟信号端耦接，所述第二开关晶体管的第一极与所述第一参考信号端耦接，所述第二开关晶体管的第二极与所述第三节点耦接；

所述第一电容连接于所述第三节点与所述第一参考信号端之间。

3.如权利要求1所述的移位寄存器单元，其特征在于，所述第二扫描输出电路包括：第三开关晶体管、第四开关晶体管、第五开关晶体管以及第二电容；

所述第三开关晶体管的栅极与所述第三时钟信号端耦接，所述第三开关晶体管的第一极与所述第三节点耦接，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极耦接；

所述第四开关晶体管的第一极与所述第二参考信号端耦接，所述第四开关晶体管的第二极与所述第二扫描信号输出端耦接；

所述第五开关晶体管的栅极与所述第四时钟信号端耦接，所述第五开关晶体管的第一极与所述第一参考信号端耦接，所述第五开关晶体管的第二极与所述第二扫描信号输出端耦接；

所述第二电容连接于所述第三节点与所述第二扫描信号输出端之间。

4.如权利要求1所述的移位寄存器单元，其特征在于，所述第一扫描输出电路包括：第六开关晶体管与第七开关晶体管；

所述第六开关晶体管的栅极与所述第一节点耦接，所述第六开关晶体管的第一极与所述第二参考信号端耦接，所述第六开关晶体管的第二极与所述第一扫描信号输出端耦接；

所述第七开关晶体管的栅极与所述第二节点耦接，所述第七开关晶体管的第一极与所述第一参考信号端耦接，所述第七开关晶体管的第二极与所述第一扫描信号输出端耦接。

5.如权利要求1所述的移位寄存器单元，其特征在于，所述级联信号输出电路包括：第八开关晶体管、第九开关晶体管以及第三电容；其中，

所述第八开关晶体管的栅极与所述第一节点耦接，所述第八开关晶体管的第一极与所述第二时钟信号端耦接，所述第八开关晶体管的第二极与所述级联信号输出端耦接；

所述第九开关晶体管的栅极与所述第二节点耦接，所述第九开关晶体管的第一极与所述第一参考信号端耦接，所述第九开关晶体管的第二极与所述级联信号输出端耦接；

所述第三电容连接于所述第一节点与所述级联信号输出端之间；和/或，

所述输入电路包括：第十开关晶体管；其中，所述第十开关晶体管的栅极与所述第一时钟信号端耦接，所述第十开关晶体管的第一极与所述输入信号端耦接，所述第十开关晶体管的第二极与所述第一节点耦接。