[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置有效
申请号: | 201810291691.3 | 申请日: | 2018-03-30 |
公开(公告)号: | CN108281124B | 公开(公告)日: | 2020-11-24 |
发明(设计)人: | 王志冲 | 申请(专利权)人: | 京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司 |
主分类号: | G09G3/36 | 分类号: | G09G3/36;G11C19/28 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 彭久云 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 移位寄存器 单元 及其 驱动 方法 栅极 电路 显示装置 | ||
1.一种移位寄存器单元,包括输入电路、第一上拉节点复位电路和输出电路;其中,
所述输入电路包括输入端和位于对上拉节点充电的充电路径中的第一节点,配置为响应于所述输入端的输入信号对所述上拉节点充电,以及之后在下拉节点的电平的控制下可对所述第一节点进行放电;
所述第一上拉节点复位电路配置为响应于第一复位信号对所述上拉节点进行复位;
所述输出电路配置为在所述上拉节点的电平的控制下,将时钟信号输出至输出端;
所述移位寄存器单元还包括下拉电路、下拉控制电路、上拉节点降噪电路和输出降噪电路;其中,
所述下拉电路配置为在所述上拉节点和下拉控制节点的电平的控制下,对所述下拉节点的电平进行控制;
所述下拉控制电路配置为在所述上拉节点的电平的控制下,对所述下拉控制节点的电平进行控制;
所述上拉节点降噪电路配置为在所述下拉节点的电平的控制下,对所述上拉节点进行降噪;
所述输出降噪电路配置为在所述下拉节点的电平的控制下,对所述输出端进行降噪;
其中,所述下拉控制电路包括第十晶体管和第十一晶体管;
所述第十晶体管的栅极和第一极连接且配置为和时钟信号端连接以接收所述时钟信号,所述第十晶体管的第二极配置为和所述下拉控制节点连接;
所述第十一晶体管的栅极配置为和所述上拉节点连接,所述第十一晶体管的第一极配置为和所述下拉控制节点连接,所述第十一晶体管的第二极配置为和第二电压端连接以接收第二电压。
2.根据权利要求1所述的移位寄存器单元,其中,所述输入电路包括第一输入子电路、第二输入子电路和第一节点放电子电路;
所述第一输入子电路配置为响应于所述输入信号将所述第一节点充电至第一电平;
所述第二输入子电路配置为响应于所述输入信号将所述上拉节点充电至所述第一电平;
所述第一节点放电子电路配置为在所述下拉节点的电平的控制下可对所述第一节点进行放电。
3.根据权利要求2所述的移位寄存器单元,其中,
所述第一输入子电路包括:
第一晶体管,其中,所述第一晶体管的栅极配置为和所述输入端连接以接收所述输入信号,所述第一晶体管的第一极配置为和第一电压端连接以接收第一电压,所述第一晶体管的第二极配置为和所述第一节点连接;
所述第二输入子电路包括:
第二晶体管,其中,所述第二晶体管的栅极配置为和所述输入端连接以接收所述输入信号,所述第二晶体管的第一极配置为和所述第一节点连接,所述第二晶体管的第二极配置为和所述上拉节点连接;
所述第一节点放电子电路包括:
第三晶体管,其中,所述第三晶体管的栅极配置为和所述下拉节点连接,所述第三晶体管的第一极配置为和所述第一节点连接,所述第三晶体管的第二极配置为和第二电压端连接以接收第二电压。
4.根据权利要求1-3任一所述的移位寄存器单元,其中,所述第一上拉节点复位电路包括位于对所述上拉节点复位的复位路径中的第二节点,所述第一上拉节点复位电路还配置为在所述下拉节点的电平的控制下可对所述第二节点进行放电。
5.根据权利要求4所述的移位寄存器单元,其中,所述第一上拉节点复位电路包括第一复位子电路、第二复位子电路和第二节点放电子电路;
所述第一复位子电路配置为响应于所述第一复位信号对所述第二节点进行复位;
所述第二复位子电路配置为响应于所述第一复位信号对所述上拉节点进行复位;
所述第二节点放电子电路配置为在所述下拉节点的电平的控制下可对所述第二节点进行放电。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司,未经京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810291691.3/1.html,转载请声明来源钻瓜专利网。