[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构形成方法，其特征在于，包括：

提供基底，所述基底部分表面具有栅极；

去除位于所述栅极两侧的部分厚度基底，使所述栅极覆盖的基底顶部高于位于栅极两侧的基底顶部，露出位于栅极底部的基底部分侧壁；

去除位于所述栅极两侧的部分厚度基底后，在位于栅极底部的基底部分侧壁上形成阻挡层，且所述阻挡层覆盖栅极两侧基底的部分顶部，所述阻挡层顶部低于栅极覆盖的基底顶部，所述阻挡层材料内掺杂有扩散抑制离子；

在所述阻挡层表面形成源漏掺杂层，且所述源漏掺杂层覆盖所述阻挡层露出的位于栅极底部的基底侧壁表面。

2.如权利要求1所述的半导体结构形成方法，其特征在于，所述扩散抑制离子包括碳离子、氮离子、锗离子、氟离子中的一种或多种。

3.如权利要求2所述的半导体结构形成方法，其特征在于，所述扩散抑制离子包括碳离子及氮离子；所述碳离子浓度为1E19atoms/cm³～1E21atoms/cm³；所述氮离子浓度为1E19atoms/cm³～1E21atoms/cm³。

4.如权利要求2所述的半导体结构形成方法，其特征在于，所述扩散抑制离子包括锗离子及氮离子；所述锗离子浓度为1E19atoms/cm³～5E21atoms/cm³；所述氮离子浓度为1E19atoms/cm³～1E21atoms/cm³。

5.如权利要求1所述的半导体结构形成方法，其特征在于，所述阻挡层在垂直于基底平面方向上的厚度为3nm～10nm。

6.如权利要求1所述的半导体结构形成方法，其特征在于，所述阻挡层顶部与所述栅极覆盖的基底顶部的高度差为40nm～50nm。

7.如权利要求1所述的半导体结构形成方法，其特征在于，所述阻挡层材料为硅、锗、锗化硅、碳化硅、砷化镓、镓化铟、氮化硅或氮氧化硅。

8.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述源漏掺杂层的工艺过程中，在所述阻挡层顶部表面和侧壁表面、以及阻挡层露出的栅极两侧的基底表面形成所述源漏掺杂层。

9.如权利要求1所述的半导体结构形成方法，其特征在于，在平行于所述基底表面方向上，所述阻挡层的宽度为3nm～10nm。

10.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述阻挡层的工艺方法包括：对位于栅极两侧的基底进行掺杂处理，形成初始阻挡层；在所述栅极侧壁上形成掩膜层，所述掩膜层覆盖所述初始阻挡层部分顶部及位于栅极底部的基底侧壁；以所述掩膜层为掩膜刻蚀所述初始阻挡层，形成所述阻挡层；去除所述掩膜层。

11.如权利要求10所述的半导体结构形成方法，其特征在于，采用离子注入工艺进行所述掺杂处理，注入离子浓度为1E19atoms/cm³～5E21atoms/cm³。

12.如权利要求10所述的半导体结构形成方法，其特征在于，形成所述掩膜层的工艺方法包括：在所述初始阻挡层顶部、位于栅极底部的基底侧壁、所述栅极顶部及侧壁上形成初始掩膜层；去除位于栅极顶部以及初始阻挡层部分顶部的初始掩膜层，形成所述掩膜层。

13.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述阻挡层的工艺方法包括：在所述栅极两侧的部分基底表面形成图形层；以所述图形层为掩膜，对所述图形层暴露出的栅极两侧的基底进行掺杂处理，形成所述阻挡层；去除所述图形层。