[发明专利]一种适用于FPGA的模块化多电平换流器实时仿真方法

权利要求书

1.一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，包括以下步骤：

步骤S1，根据传输线法将多电平换流器主电路与外围电路解耦，建立基于替代电路的多电平换流器桥臂等效模型以进行模块化多电平换流器主电路仿真；将多电平换流器桥臂等效模型的计算分解为四个模块：子模块更新模块、子模块合并模块、桥臂接口计算模块和桥臂等效电路更新模块；

步骤S2，建立FPGA与服务器的通信链路；

步骤S3，建立FPGA与外围电路仿真系统的通信链路；

步骤S4，建立FPGA与外部控制器的通信链路；

步骤S5，FPGA与服务器进行通信，获取模块化多电平换流器主电路仿真需要的初始化数据；

所述初始化数据包括：

-多电平换流器桥臂等效模型中的子模块个数；

-每个子模块的等效电压、等效电阻和触发状态；

-多电平换流器桥臂等效模型的桥臂等效传输线接口对侧电压和电流；

-多电平换流器桥臂等效模型的桥臂等效电感；

步骤S6，在子模块更新模块中，FPGA根据上一时步的多电平换流器桥臂等效模型的桥臂节点电压以及桥臂等效支路电流更新每个子模块的等效电压和等效电阻值；

步骤S7，在子模块合并模块中，FPGA将子模块的等效电压和等效电阻按照工作状态分组进行合并，得到桥臂子模块串等效电路的累加电压和累加电阻值；

在所述步骤S7中，桥臂子模块串等效电路的累加电压和累加电阻求解过程直接采用IEEE 754单精度浮点数标准的数据进行累加；

进行等效电压和等效电阻合并时，采用混合数据循环累加电路实现了多组浮点数多级加法器分组累加的功能；所述混合数据循环累加电路主要由一个两级加法器、数个部分和FIFO以及一个控制器组成；其中，加法器执行数据的累加功能，部分和FIFO分别存储不同子模块串的等效电压和等效电阻部分和，控制器决定了输入两级加法器的数据来源以及数据的输入输出时序，并且控制部分和FIFO的读写使能；

在等效电压和等效电阻合并过程中，对输入到混合数据循环累加电路的数据的处理包括以下步骤：

步骤S7-1，将从子模块等效电压和等效电阻求解计算过程输出的子模块等效电压和等效电阻数据按照流水线依次输入混合数据循环累加电路进行循环累加，该混合数据循环累加电路能够将相同子模块状态的等效电压和等效电阻累加到一起，得到不同状态的子模块等效电压和等效电阻部分和；

步骤S7-2，将不同状态的子模块等效电压和等效电阻部分和按照所属的桥臂进一步进行分组；

步骤S7-3，将属于同一桥臂且具有相同子模块状态的所有部分和为一组累加到一起，得到桥臂子模块串等效电路的累加电压和累加电阻；累加的方式采用树形加法结构；

步骤S8，在桥臂接口计算模块中，根据桥臂等效传输线接口对侧电压和电流进行计算更新桥臂等效传输线接口电压和电流值；

步骤S9，在桥臂等效电路更新模块中，根据桥臂等效支路电流和上一时步的桥臂等效电感更新本时步的桥臂等效电感值；

步骤S10，在桥臂等效电路更新模块中，FPGA使用步骤S7、步骤S8和步骤S9更新的数据结果计算更新每个多电平换流器桥臂等效模型各自的桥臂节点电压以及桥臂等效支路电流值；

步骤S11，待步骤S10计算完成后，FPGA与外围电路仿真系统进行数据交互，多电平换流器桥臂等效模型发送更新后的桥臂等效传输线接口电压和桥臂等效传输线接口电流到外围电路仿真系统作为一个戴维南等效电路参与外围电路仿真系统的计算；

步骤S12，FPGA与外部控制器进行数据交互，外部控制器发送新的子模块触发信号给FPGA，多电平换流器桥臂等效模型发送更新后的子模块触发状态、子模块等效电压以及每个多电平换流器桥臂等效模型的桥臂等效支路电流给外部控制器。

2.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述的步骤S1中，多电平换流器主电路采用基于替代电路的多电平换流器桥臂等效模型进行简化等效，具体为，从多电平换流器主电路的桥臂上的限流电抗器上拿出一部分电感等值为一段传输线，然后利用传输线法把桥臂与外围电路解耦，使桥臂成为一个独立的电路，并且能够根据电路原理求解出桥臂端口处的电压和电流；同时，外围电路部分使用一个等值的传输线接口替代多电平换流器支路。