[发明专利]无回滞效应栅接地NMOS静电防护半导体器件及其实现方法

权利要求书

1.一种无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述无回滞效应栅接地NMOS静电防护半导体器件包括衬底(10)、P阱(20)、浮接的N阱(60)、源极(30)、栅极(40)、漏极(50)和P阱接出区(80)，其中：

所述P阱(20)位于所述衬底(10)的上部；

所述源极(30)和漏极(50)形成于所述P阱(20)中，且所述源极(30)和所述漏极(50)位于所述P阱(20)的上部；

所述栅极(40)与所述源极(30)相连接，且位于所述源极(30)和所述漏极(50)之间的P阱(20)的上部；

所述N阱(60)位于所述源极(30)和所述漏极(50)之间，且所述N阱(60)位于所述P阱(20)的上部；

所述P阱接出区(80)形成于所述P阱(20)中，且位于所述P阱(20)的上部，并与所述源极(30)相连接。

2.如权利要求1所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述N阱(60)位于所述栅极(40)的下方。

3.如权利要求1所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述漏极(50)和所述源极(30)为N型重掺杂，所述N阱(60)为N型轻掺杂，所述衬底(10)为P型轻掺杂。

4.如权利要求3所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述漏极(50)的外围具有一漏极边界层(51)，所述漏极边界层(51)为N型轻掺杂；所述源极(30)的外围具有一源极边界层(31)，所述源极边界层(31)为N型轻掺杂。

5.如权利要求3所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述N阱(60)的宽度为0.1微米～3微米之间。

6.如权利要求1所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述无回滞效应栅接地NMOS静电防护半导体器件还包括非金属硅化物(70)，所述非金属硅化物(70)位于所述P阱(20)的上部，并与所述漏极(50)相连接。

7.如权利要求1所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，所述P阱接出区(80)由P型轻掺杂(81)内部包裹P型重掺杂(82)构成。

8.如权利要求1所述的无回滞效应栅接地NMOS静电防护半导体器件，其特征在于，多个所述无回滞效应栅接地NMOS静电防护半导体器件串联形成第一防静电保护结构(400)，另外多个所述无回滞效应栅接地NMOS静电防护半导体器件串联形成第二防静电保护结构(500)，所述第一防静电保护结构(400)和所述第二防静电保护结构(500)均位于一保护电路中，所述保护电路还包括静电保护器件(100)和内部电路(200)，其中：所述第一防静电保护结构(400)一端连接一输入端口(300)、所述静电保护器件(100)和所述内部电路(200)，另一端接地(Vss)；所述静电保护器件(100)还连接电源(Vdd)；所述第二防静电保护结构(500)一端连接所述电源(Vdd)，另一端接地(Vss)。

9.一种无回滞效应栅接地NMOS静电防护半导体器件的实现方法，其特征在于，包括：

提供衬底(10)；

在所述衬底(10)的上部形成一P阱(20)；

在所述P阱(20)中形成一源极(30)和一漏极(50)，且使所述源极(30)和所述漏极(50)位于所述P阱(20)的上部；

在位于所述源极(30)和所述漏极(50)之间的P阱(20)的上部形成一栅极(40)，且使所述栅极(40)与所述源极(30)相连接；

在位于所述源极(30)和所述漏极(50)之间的P阱(20)中形成一浮接的N阱(60)，且使所述N阱(60)位于所述P阱(20)的上部；

在所述P阱(20)中形成P阱接出区(80)，且使所述P阱接出区(80)位于所述P阱(20)的上部，并使所述P阱接出区(80)与所述源极(30)相连接。