[发明专利]栅极驱动电路及其驱动方法、显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括：

若干个扫描输出端；

串行数据接口；

与所述串行数据接口相连的串并转换电路，用于通过所述串行数据接口接收串行的数据帧，并将其转换为并行的数据帧，所述数据帧包括地址数据和模式数据；

与所述串并转换电路相连的锁存器电路，用于在任一所述数据帧接收完成时将所述并行的数据帧存储并输出；以及，

分别与所述锁存器电路和每个所述扫描输出端相连的译码器电路，用于在接收到所述锁存器电路输出的数据帧时，在与所述数据帧对应的扫描输出端处输出扫描信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

所述译码器电路用于在接收到所述锁存器电路输出的数据帧时：

根据所述数据帧中的模式数据确定当前的工作模式；

在当前的工作模式为一般模式时，在与所述数据帧中的地址数据相对应的扫描输出端处输出扫描信号。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述译码器电路用于在接收到所述锁存器电路输出的数据帧时：

根据所述数据帧中的模式数据确定当前的工作模式；

在当前的工作模式为全开模式时，在所述若干个扫描输出端处同时输出栅极有效电平电压；和/或，在当前的工作模式为全关模式时，在所述若干个扫描输出端处同时输出栅极无效电平电压；

其中，所述栅极有效电平电压和所述栅极无效电平电压分别是栅极高电平电压VGH和栅极低电平电压VGL中的一个。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述串行数据接口包括均与所述串并转换电路相连的串行数据线和串行时钟信号线，

所述串并转换电路用于在每次所述串行时钟信号线上的电信号满足触发条件时读取所述串行数据线上的一位数据。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述串并转换电路包括至少两级D触发器，所述至少两级D触发器的触发输入端均与所述串行时钟信号线相连，每级所述D触发器输出所述并行的数据帧的一位数据，

第一级所述D触发器的输入端与所述串行数据线相连，除第一级以外的任意一级所述D触发器的输入端与上一级所述D触发器的输出端相连。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述串行数据接口还包括与所述锁存器电路相连的接收使能信号线，

所述锁存器电路用于在所述接收使能信号线上由有效电平转为无效电平时将并行的数据帧输出。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述锁存器电路包括至少两个边沿D触发器，

所述至少两个边沿D触发器的触发输入端均与所述接收使能信号线相连，每个所述边沿D触发器的输入端接收所述并行的数据帧的一位数据，每个所述边沿D触发器的输出端输出所述并行的数据帧的一位数据。

8.根据权利要求1所述的栅极驱动电路，其特征在于，所述串口数据接口为串行外设接口SPI的串行总线接口，所述译码器电路包括地址译码器、模式译码器和若干个电平转换器；其中，

所述地址译码器以二四译码器为最小组成单元，用于在接收到所述锁存器电路输出的数据帧中的所述地址数据时，向与所述数据帧中的地址数据相对应的电平转换器输出触发信号；

每个所述电平转换器与一个所述扫描输出端相连，用于在接收到所述地址译码器输出的所述触发信号时，在所连接的扫描输出端处输出扫描信号；

所述模式译码器用于在接收到所述锁存器电路输出的数据帧中的所述模式数据且所述模式数据所对应的工作模式为全开模式时，将所述若干个扫描输出端导通至栅极有效电平电压；

所述模式译码器用于在接收到所述锁存器电路输出的数据帧中的所述模式数据且所述模式数据所对应的工作模式为全关模式时，将所述若干个扫描输出端导通至栅极无效电平电压；

其中，所述栅极有效电平电压和所述栅极无效电平电压分别是栅极高电平电压VGH和栅极低电平电压VGL中的一个。